集成逻辑部件剖析.ppt

  1. 1、本文档共54页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第三章 集成逻辑部件 内容提要 本章主要分析和讨论完成数字逻辑电路各种功能的基本逻辑部件——门电路的外特性及基本结构。首先介绍目前广泛应用的TTL集成逻辑门电路,然后讨论MOS集成逻辑电路。 §3.1 TTL与非门电路 TTL电路是晶体管~晶体管逻辑电路的简称,是目前使用最为广泛的一种门电路。 3.1.1 电路结构  典型的TTL与非门电路结构如图3.1.1。该电路可分解为三个部分: ①输入级:由多发射极三极管T1和电阻R1构成, 其等效电路如图3.1.1所示。T1管有两个作用: 一个作用是实现逻辑“与”的功能;另一个作用是T1管由饱和变为截止的过程中,其基区存储电荷可通过T1管的集电极电流iC加速消散,使电路工作速度有较大的提高。 结构说明: ②输出级: 三极管T4、二极管D和三极管T3构成推拉式输出电路。T3管饱和导通时,T4和D截止;T3管截止时,T4和D导通;使整个电路输出阻抗降低,既可提高电路的负载能力,又可改善输出电压波形,使工作速度提高。此外,T3和T4管在输入高电平或输入低电平时,静态下不会同时导通,因此在电源和地之间无直流通路,功耗较低。 ③中间倒相级: T2三极管的集电极和发射极输出倒相电压(即电压升降互反),以满足输出级互补工作的要求,该级电路对门的负载能力及工作速度均有较大影响。 典型的图3.1.1结构 3.1.2 功能分析 一、输入全接高电平(3.6V) TTL与非门的工作状态如等效电路图3.1.3(a)所示。 功能分析 电源VCC 通过R1和T1的集电结向三极管T2和T3提供基极电流,在参数设计上使T2和T3管能饱和导通。因此,T2管集电极电位VC2为: VC2=VBE3+VCE2 = 0.7V+0.3V=1V 三极管T4和二极管D必然是截止的,Z输出低电平VL=0.3V。 此时,T1管基极电位VB1为: VB1=VBC1+VBE2+VBE3=0.7V+0.7V+0.7V=2.1V T1管的发射结电压VBE1=2.1V-3.6V=-1.5V0 功能分析 因此,T1发射结处于反向偏置,而集电结处于正向偏置,所以T1管处于发射结和集电结倒置使用的放大状态。TTL与非门输出低电平的状态,称作TTL与非门的“开”态。此TTL与非通常都接后级负载门,如图3.1.3(a)等效电路中的RL为后级负载门的等效电阻, iL为负载电流,该电流构成T3负载管的集电极电流I C3,只要负载不要过重,即iL不过大,就能保证iB3iBS=iCS3/β。可以使T3维持饱和状态,输出电平仍为0.3V低电平。 二、输入端中有接低电平的情况0.3V 在输入端中接有低电平时如图3.1.3(b)所示,多发射极三极管T1接低电平输入信号的发射结导通,T1的基极电流iB1为: iB1=(VCC-vB1)/R1= [VCC -(0.3V+VBE1)] /R1 = [5V-(0.3V+0.7V)]/4KΩ = 1mA 其集电极电流I C1=0, 因此,iB1IBS1(iBS1=iCS1/β≈0), T1管处于特殊深饱和,VCE1=VCES1=0.1V。此时,T2管基极电位 VB2=VC1=0.3V+0.1V=0.4V,因此,T2 T3必然截止。 分析结果: 由以上分析可得到表3.1.1所示的输入和输出的电压关系, 按其正逻辑规定, 可得表3.1.2所示与非门逻辑真值表。其逻辑表达式为: Z=A·B·C 表3.1.1为TTL与非门输入、输出电压关系表  3.1.3 特性及主要参数 一、电压传输特性v0=f(vI) 逻辑门电路的电压传输特性曲线是指输出电压相对于输入电压的变化关系曲线。 二、主要参数 1. 高低电平的标称值VH和VL 它是逻辑门在理想情况下表示正逻辑“1”电平的电压值VH和表示正逻辑“0”电平的电压值VL。这两个高低电平之差Vm=VH-VL就是逻辑摆幅。 一般74系列的TTL与非门的高电平标值:VH=3.6V低电平标称值VL=0.3V,逻辑摆幅Vm=3.3V。 2. 开门电平VON,关门电平VOFF以及输入信号噪声容限VNL和VNH 3. 输入低电平电流IIL 和输入高电平电流IIH 输入低电平电流IIL 的物理意义是:在TTL与非门相互连接时,若前级与非门处于“开”态,输出低电平(0.3V),后级负载门输入端就流出IIL “灌入”前级门电路,经前级门电路输出端流入它的饱和负载管。它的大小关系到前级门电路所能带动负载的个数。典型值1.4mA左右,最大不超过IIL1.6mA。 输入高电平电流IIH的物理意义是:在TTL与非门相互连接时,若前级与非门处于“关”态而输出高电平时, 后级负载门就从前级门电路输出端

文档评论(0)

三四五 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档