基于VHDL的数字钟设计剖析.docVIP

安徽工业经济职业技术学院 毕业论文（设计） 题 目： 系 别： 电子信息技术系 专 业： 学 号： 学生姓名： 指导教师： 职 称： 二〇年 月 日 【摘要】 【关键词】 目录摘要：......................................................................................................................... 1 关键词：………………........................................................................................... 1 绪论………………………………………………………………………………....3 1.设计目的 .............................................................................................................. 4 2.设计内容 ...............................................................................................................4 3.设计原理 ...............................................................................................................4 3.1数字钟的基本工作原理…………………………………………….….………4 3.2数字钟设计的电路原理图……………………………..………………………6. 4.单元模块的设计………………………………………………………………….6 4.1秒计数器的模块………………………………………………………….……..6 4.2分计数器的模块…………………………..…………………………….............8 4.3时计数器的模块……………………………………..……………………...…10 4.4整点报时器模块…………………………………………………………….....12 4.5调时调分模块………………………..………………………………….……..13 4.6 LED显示译码器模块…………………………………………..………..…..15 5.仿真结果………………………………………………………………………..17. 结语 绪论 图显示格式 2）可清零、可调时，具有整点报时功能。 3.设计原理 3.1数字钟的基本工作原理： 数字钟以其显示时间的直观性、走时准确性作为一种计时工具，数字钟的基本组成部分离不开计数器， 在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图： 数字钟实现原理框图 1）时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分 ——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 2）时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整，因为我们用的时钟信号均是1HZ的，所以每LED灯变化一次就来一个脉冲，即计数一次。 3）清零功能：reset为复位键，低电平时实现清零功能，高电平时正常计数。可以根据我们自己任意时间的复位。 4）蜂鸣器在整点时有报时信号产生，蜂鸣器报警。产生“滴答.滴答”的报警声音。 5）LED灯在时钟显示时有花样显示信号产生。即根据进位情况，LED不停的闪烁，从而产生“花样”信号。 根据总体方框图及各部分分配的功能可知，本系统可以由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用 数字时钟 控制单元 时调整 分调整 使能端信号 CLK信号 时显示 分显示 秒显示 24进制 60进制 60进制 LED显示 整点报时 花样显示 24进制，而分钟均是采用6进制和10进制的组合。 3.2数字钟设计的电路原理图