VHDL课程设计报告剖析.docVIP

湖南科技大学信息与电气工程 《课程设计报告》 题 目： 硬件描述语言课程设课程设计任务书 题 目 基于vhdl60进制计数器与数字钟设计 设 计 时 间 2015年大三上学期第18周 设 计 目 的： 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。通过电子钟的设计，巩固计算机组成原理课程，理论联系实际，提高分析、解决计算机技术的实际问题的独立工作能力；掌握用VHDL语言编制简单的小型模块，学会数字钟的设计方法,熟悉集成电路的使用方法,初步掌握电子钟的设计方法并实现时间的显示和校对，并能对数字电子钟进行扩展。电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 设 计 要 求： 1.详细说明设计方案 2.用vhdl编写好设计程序 3.给系统设计程序仿真 总体方案实现： 对程序进行模块化设计，将原来原本为一个整体的项目进行分解为几个模块进行设计。 指导教师评语： 摘 要 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。生活中很多安全事故都是由于我们忽略了时间的重要性，缺少了时间观念而造成的。所以要想拥有超强的时间观念，减少由于时间给我们带来的痛苦与灾难，拥有好的手表式个不错的选择。但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。通过电子钟的设计，巩固计算机组成原理课程，理论联系实际，提高分析、解决计算机技术的实际问题的独立工作能力；掌握用VHDL语言编制简单的小型模块，学会数字钟的设计方法,熟悉集成电路的使用方法,初步掌握电子钟的设计方法并实现时间的显示和校对，并能对数字电子钟进行扩展。电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，此次设计与制作电子钟就是为了了解数字钟的原理，从而学会制作电子钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法以及VHDL语言的应用 关键词：EDA；VHDL ；Max+plus II； 目 录 1. Quartus2 6 2. 实验目的 6 3. 设计内容 6 3.1 对六十进制进行设计 6 3.2 对电子表进行设计 7 4. 电路工作原理 8 4.1.1 六十进制计数器工作原理 8 4.1.2六十进制个引脚的输入与输出端的名称及其功能： 8 4.1.3 六十进制计数器源程序 8 4.1.3 仿真图 10 5 数字电子表工作原理 12 5.1.1 整体原理图 12 6 秒钟模块 12 6.1.3 秒表模块原理图 12 6.1.4 秒表模块源程序 12 6.1.4 仿真图 14 7. 分钟模块 14 7.1.1 分钟模块原理图 14 7.1.2 源程序 14 7.1.3 仿真图 15 8 时钟模块 16 8.1.1 原理图 16 8.1.2 源程序 16 8.1.2仿真图 17 9. 二输入与门模块 17 9.1.1 二输入与门原理图 17 9.1.2 二输入与门源程序 18 9.1.3 二输入与门仿真图 18 10 . 顶层文件 19 10.1.1顶层文件原理图 19 10.1.2 顶层文件源程序 19 10.1.3顶层文件仿真图 20 11. 心得体会 21 12