VHDL课程设计函数信号发生器剖析.docVIP

学生姓名: 学 号: 专 业: 年级班级: 课程名称: 可编程数字系统设计 实验项目: VHDL设计一信号发生器 试验时间: 2014年5月24日 指导老师: 一、实验目的： 基本功能：? （1 ）模拟输出：由于FPGA上无D/A转换模块，因此设计中必须包含PWM发生模块，PWM输出后经过RC低通波电路转换为电压幅值正比于占空比的模拟电压。滤波电路需自行设计。 （2）可以通过按键设定波形的频率，频率可以显示在数码管上。 （3）按钮开关输入须消抖处理。 在完成以上功能的前提下，可增加其它一些实用的功能。 要求： 1、每个同学必须完成基本功能，在完成基本功能的前提下可自由发挥。 2、实验报告主要内容包含：设计原理、系统分析、程序设计、仿真/实验结果（例如波形图和实验板运行时的照片）、结论或分析、使用说明 等，在最后附上主要源程序。 3、程序代码结构清晰，可读性强，关键语句应注释。 四、设计原理： 原理图（PS：RESTA按键已被删除） 信号发生器的工作原理：用于计数的计数采用十进制。、、 PWM：通过对正弦波采样存储并利用时钟分频再进行比较获得PWM波，同时分频系数由按键与数码管陪和共同反馈运算结果进行分频。 按键消抖：按键按下是会产生不稳定，设定何时的计数时间，再取按键拔起后获得的最后一次计数作为按键信号。 按键设定：按键计数，按下后数码管进行计数。移位复位，按下后数码管位选再移位与复位下一位数码管。频率传送，将数码管示数作为频率传送到PWM模块。 数码管：动态扫描，频率值显示在数码管上测： LIBRARY IEEE; USE IEEE. STD_LOGIC_1164.ALL; USE IEEE. STD_LOGIC_UNSIGNED.ALL; USE IEEE.NUMERIC_STD.ALL; ENTITY zxb_mao IS PORT( CLK :IN STD_LOGIC; PWM :OUT STD_LOGIC; PWM_LED :OUT STD_LOGIC;--LED亮灯 SMG :OUT STD_LOGIC_VECTOR (7 DOWNTO 0); --数码管的段数据 DEN :OUT STD_LOGIC_VECTOR (3 DOWNTO 0)); --数码管的选通信号 END zxb_mao; ARCHITECTURE syn OF zxb_mao IS signal a,b,c,d :integer range 0 to 9;--输入数 signal cnt :integer range 0 to--调频频信号 signal num :integer range 0 to 9; --数码管显示计数 signal num_1 :integer range 0 to 3; --数码管位移数 signal count :integer range 0 to --晶振分频计数 signal count_key :integer range 0 to 2499;--键盘扫描分频 signal clkcnt :std_logic; --可调分频时钟 signal cout1 :integer range 0 to 255; signal COM :integer range 0 to 255;--采样数据 signal tmp :std_logic_vector(5 downto 0); signal key1filt : std_logic; --按键NUMA消抖后得到的信号 signal key1cnt : integer range 0 to --用于对NUMA按键输入有效时间进行计数 signal key2filt : std_logic; --按键RIGHTA消抖后得到的信号 signal key2cnt : Integer range 0 to --用于对RIGHT_按键输入有效时间进行计数 signal key3filt : std_logic; --按键CNTFILT消抖后得到的信号 signal key3cnt : integer range 0 to --用于对LIFT_按键输入有效时间进行计数 signal count1 :integer range 0 to 500000000; signal cout2 :std_logic_vector(3 downto 0); signal clk