东北大学数字信号处理TMSCx数字信号处理器硬件结构剖析.pptVIP

第2章 TMS320C54x数字信号处理器硬件结构 2.1 TMS320C54x的特点和硬件组成框图 2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元（CPU） 2.5 TMS320C54x片内外设简介 2.6 硬件复位操作 2.7 TMS320VC5402引脚及说明 本章内容特点 和MCU（MCS－51）相比，硬件结构（CPU、存储器、内部总线）复杂得多，不易理解 硬件结构和寻址方式、指令系统联系密切 通过后续学习寻址方式、指令系统以及汇编语言程序设计时，进一步加深对硬件结构的理解 2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的主要特性： CPU 增强型的哈佛结构、先进的多总线结构 1个程序（存储器）总线，3个数据（存储器）总线 （PB， DB， CB， EB） 4个地址总线 （PAB，DAB， CAB， EAB） 8组16位总线 40位算术逻辑运算单元（ALU），40位桶型移位寄存器和2个独立的40位累加器A、B 17位×17位并行乘法器与40位专用加法器 单周期乘法/累加（MAC）运算 2.1 TMS320C54x的特点和硬件组成框图 CPU（续） 比较、选择、存储单元（CSSU） Viterbi操作的加法/比较选择 纠错码 指数编码器 在单周期