08第4章.ppt

代码 特定对象 4.3.2 译码器 一. 二进制译码器 输入是一组二进制代码，输出是一组高、低电平信号。 1. 二极管译码器 输入为原码，输出为高电平有效。 图4.3.7 用二极管与门阵列组成的3线－8线译码器 译码器处于工作状态 2. 3线-8线译码器 片选 图3.3.8 用与非门组成的3线－8线译码器74LS138 3. 带控制输入端的 译码器又是一个完整的数据分配器 S的状态将以反码形式出现在Y输出端。 真值表 例4.3.2 用两片3线-8线译码器74LS138组成一个4线-16线译码 器,将输入的4位二进制代码 译成16个独立的 低电平 。 图4.3.9 用两片74LS138接成的4线－16线译码器 时，第（1）片工作。 时，第（2）片工作。 二. 二 – 十进制译码器 将输入BCD码的十个代码译成十个高、低电平输出信号。 图4.3.10 二－十进制译码器74LS42 真值表 伪码 三. 显示译码器 1. 七段字符显示器 a. 半导体数码管（LED） 优点：工作电压低、体积小、寿命长、可靠性高等优点，而且响应时间短（一般不超过0.1μs），亮度也比较高。 缺点：工作电流比较大，每一段的工作电流在10mA左右。 图3.3.12 液晶显示器的结构及符号 b. 液晶显示器（LCD） 未加电场时 加电场以后 符号 图3.3.13 用异或门驱动液晶显示器 电路 电压波形 液晶显示原理 亮 不亮 1 2 缺点：由于它本身不会发光，仅仅靠反射外界光线显示器字形，所以亮度很差。它的响应速度较低（在10∽200ms范围）。 优点：功耗极小，每平方厘米的功耗在1μW以下。它的工作电压也很底，在1V以下仍能工作。 2. BCD-七段显示译码器 真值表 图4.3.15 BCD－七段显示译码器7448的逻辑图 图4.3.17 用7448驱动BS201A的连接方法 图4.3.18 有灭零控制的8位数码显示系统 四. 用译码器设计组合逻辑电路 例4.3.3 试用3线-8线译码器74LS138设计一个多输出的逻辑电路。 输出的逻辑函数为： 解： 电路的接法如图： 4.3.3 数据选择器 一. 数据选择器的工作原理 从很多数字信号中将任何一个需要的信号挑选出来。 1. 双四选一数据选择器 图4.3.20 双4选1数据选择器74LS153 2. 用CMOS传输门构成的数据选择器（CC14539） 例如，当 时， 到达 控制端: (或 ) =0, 工作. 图4.3.21 采用CMOS传输门结构的数据选择器CC14539 例4.3.4 两个带控制端的四选一数据选择器组成八选一数据选择器. 解: 令 同时用或门把 和 的输出信号合并. 逻辑式: 二. 用数据选择器设计组合逻辑电路 例4.3.5 试用4选1数据选择器实现例4.2.2的交通信号灯监视电路。 解：已知 将上两式对照一下便知 则 用具有n位地址输入的数据选择器，可以产生任何一 种输入变量不大于n+1的组合逻辑函数。 例4.3.6 用八选一数据选择器产生三变量逻辑函数： 解：输出 的逻辑函数为： 将上两式对照： 4.3.4 加法器（这一部分均主要为逻辑分析） 一. 一位加法器 1. 半加器 逻辑图 符号 2. 全加器 真值表 图形符号 图4.3.27 双全加器74LS183 1/2逻辑图 二. 多位加法器 1. 串行进位加法器（行波进位加法器） 图4.3.28 4位串行进位加法器 简单，运算速度慢。 集成T692 根据这个原理, 就可以通过逻辑电路事先得出加到每一个全加器上的进位输入信号。 2. 超前进位加法器 一定可以由 及 唯一的确定. 将上式展开后得到 进位生成项 进位传递函数 进位表达式 * 第四章 组合逻辑电路 §4.1 概述 §4.2 组合逻辑电路的分析方法和设计方法 §4.3 常用的组合逻辑电路 §4.4 组合逻辑电路中的竞争–冒险现象 组合逻辑要点 用门电路构成的常见组合电路的分析和设计 掌握优先编码器、译码器、数据选择器与全加器等中规模集成电路块。 组合逻辑要点 返回主目录 组合电路：任意时刻的输出信号仅取决于该时刻的输入信号。 组合电路的输出与电路