14数字逻辑与数字系统1-2.pptVIP

1.3 布尔代数 基本定律 : 布尔常量公式 布尔变量公式 布尔变量基本定律 基本规则 代入规则 反演规则? 对偶规则 逻辑函数化简 逻辑等式证明 1.3.1 布尔代数的基本定律 三、布尔变量基本定律（1） 布尔变量基本定律（2）——摩根定律  布尔变量基本定律（3） ——吸收律 1.3.2 布尔代数运算的基本规则 代入规则? 对一个含有变量A的等式，如果将所有出现 A 的位置都代入同一个逻辑函数，则替代后等式仍成立。 反演规则? 某个逻辑等式成立，则其反演式成立。 对偶规则? 某个逻辑等式成立，则其对偶式成立。 代入规则? 反演规则 三、对偶规则 1.3.3 利用布尔代数化简逻辑函数 为什么要化简？ 表达不唯一，化简表达式，等价简化逻辑电路，优化工艺,节省器件，降低成本，提高速度和可靠性.。? 为什么采用与-或式？ 1.与-或表达式比较常见； 2.容易和其他形式表达式相互转换； 3.可编程逻辑器件多使用与-或阵列。 ?什么是最简的与-或表达式？ 1.乘积项的数目最少； 2.乘积项最少的条件下，每个乘积项中变量个数最少。 布尔代数化简逻辑函数 布尔代数化简逻辑函数 逻辑等式的证明 公式法 真值表法 0,1法 逻辑等式的证明方法 0,1法 将等式中某一变量分别取0，1，比较各自的左式，右式。 例如： 证明 Y1,Y2等价 1.4 卡诺图 逻辑函数一种图形表示方法，通过特定表格的形式表示逻辑函数。 可化简函数，得到最简与或式。缺点是逻辑变量数目不宜太多。 逻辑函数的最小项 卡诺图及结构 卡诺图的有用组合 用卡诺图简化逻辑函数 1.4.1 逻辑函数的最小项 1 最小项 逻辑函数最小项 最小项表达式及简写式 卡诺图及结构 三变量卡诺图结构 四变量的卡诺图及结构 逻辑相邻项的几何位置相邻，反之依然。 卡诺图的组合 卡诺图的组合 例子 卡诺图的组合 四方格相邻，4个最小项合成1项，消去两个变量。 卡诺图的组合 卡诺图的组合 卡诺图的组合 卡诺图 卡诺图 1.4.2用卡诺图简化逻辑函数 步骤 写出函数最小项表达式。 画卡诺图－－1方格与最小项一一对应。 正确圈组－－规则 根据圈组，写出最简与或表达式－－各组合对应的乘积项相“加” 用卡诺图简化逻辑函数 圈组规则 每个圈由个数为2的幂次的（相邻）方格组成。 每个1方格至少被圈一次——被一个组合包含 ； 只圈1方格 ——； 圈尽可能大——尽可能多的1方格被一个圈包含，每个圈对应一个特定乘积项； 圈数尽可能少——乘积项数目少。 示例——简化逻辑函数 示例——简化逻辑函数 示例——简化逻辑函数 示例——简化逻辑函数 简化乘积项表示的函数 逻辑函数用乘积项表示时，把乘积项表示成卡诺图中一个含1的圈。再重新画圈。 有无关项的逻辑函数的化简 1.5 数字集成电路* 门电路的概念及分类 基本的门电路（与门、或门和非门） 集成电路 集成门电路的外特性 门电路的概念及分类 集成电路（IC） 集成电路规模 SSI: 逻辑门和触发器 MSI :译码器、数据选择器、加法器、计数器、移位寄存器等组件。 LSI： 只读存储器、随机存取存储器、微处理器、单片微处理机、位片式微处理器、高速乘法累加器、 VLSI：通用和专用数字信号处理器等。专用集成电路ASIC，可编程逻辑器件PLD。 ULSI：大容量存储器、CPU等 集成门电路的外特性 标称逻辑电平：逻辑值1和0的理想电平，U(1)和U(0)。通常U(1)=5,U(0)=0 高、低电平允许在标称逻辑电平的一个范围变动（输入电平在范围内变化，输出电压不变） 开门电平U0NH与关门电平U0FFL 表示逻辑值1的最小高电平为开门电平UONH 表示逻辑值0的最大低电平为关门电平UOFFL 。 门电路开门与关门电平不尽相同。典型CMOS，电压3.5-5(V) 之间为逻辑1，0-1.5(V)之间为逻辑0。 功耗特性 输出端空载时，门电路输出低电平时电路的功耗，称为空载导通功耗Pon 输出端空载时，门电路输出高平时电路的功耗，称为空载截止功耗Poff 空载功耗: (Pon+Poff)/2 集成门电路实例 TTL与非门（74Lsoo） 14个引脚，双列直插，一片集成电路内含4个2输入与非门，各逻辑门互相独立，可单独使用，共用一条电源引线（14号引脚）和一根地线（7号）。左边缺口标记为基准。整个电路封装在塑料外壳内。 注意：最简与或式不一定唯一。 实现逻辑基本运算功能的电路为门电路。 按逻辑功能复杂性：分为简单和复合门电路； 与门