嵌入式系统及应用——基于ARM的嵌入式系统外网硬件设计解读.pptVIP

第三章 基于ARM的嵌入式系统 外围硬件设计 核心内容 3.1 嵌入式处理器系统硬件设计 一、芯片选型原则 二、电源模块设计 三、时钟模块设计 四、复位电路设计 3.2 嵌入式存储器系统设计 存储器的分类 在复杂的嵌入式系统中，存储器系统的组织结构按作用可以划分为4级：寄存器、cache、主存储器和辅助存储器，如下图所示。当然，对于简单的嵌入式系统来说，没有必要把存储器系统设计成4级，最简单的只需寄存器和主存储器即可。 概述 嵌入式系统的存储结构 概述 高速缓存Cache 高速缓冲存储器中存放的是当前使用得最多的程序代码和数据，即主存中部分内容的副本。 在嵌入式系统中Cache全部都集成在嵌入式微处理器内。 可分为数据Cache、指令Cache或混合Cache。 不同的处理器其Cache的大小不一样。 一般32位的嵌入式微处理器都内置Cache。 概述 Cache命中：CPU每次读取主存时，Cache控制器都要检查CPU送出的地址，判断CPU要读取的数据是否在Cache中，如果在就称为命中。 Cache未命中：读取的数据不在Cache中，则对主存储器进行操作，并将有关内容置入Cache。 写入方法： 通写（Write Through）：写Cache时，Cache与对应内存内容同步更新。 回写（Write Back）：写Cache时，只有写入Cache内容移出时才更新对