东南大学MSP实验报告第三,四次浅析.docx

08012131 杨淳元 PAGE \* MERGEFORMAT20 东南大学自动化学院 实 验 报 告 课程名称： MCU技术及综合课程设计 第 3 次实验 实验名称： 实验三：定时器输出PWM波形 院 （系）： 自动化学院 专 业： 自动化 姓 名： 杨淳元 学 号： 实 验 室： 实验组别： 同组人员： 实验时间： 2015年 5月 7日 评定成绩： 审阅教师： 目 录  TOC \o 1-3 \h \z \u  HYPERLINK \l _Toc419225374 一、实验目的和要求  PAGEREF _Toc419225374 \h 2  HYPERLINK \l _Toc419225377 二、实验原理  PAGEREF _Toc419225377 \h 2  HYPERLINK \l _Toc419225378 三、实验方案与实验步骤  PAGEREF _Toc419225378 \h 6  HYPERLINK \l _Toc419225379 四、实验设备与器材配置  PAGEREF _Toc419225379 \h 7  HYPERLINK \l _Toc419225380 五、实验记录  PAGEREF _Toc419225380 \h 7  HYPERLINK \l _Toc419225381 七、思考题或讨论题  PAGEREF _Toc419225381 \h 8  HYPERLINK \l _Toc419225382 八、附上源代码  PAGEREF _Toc419225382 \h 9  一、实验目的和要求 1) 实验目的 (1) 学习MP430单片机的时钟原理和定时器使用方法。 (2) 认识学习PWM波形的作用及原理。 2) 实验要求 编写程序输出1s周期的PWM波形，产生两路PWM波形从引脚P1.2和P1.3分别输出。CCR0中的值定义了PWM信号的周期，CCR1，CCR2中的值定义了PWM信号的占空比。定时使用32.768KHz的ACLK作为输入时钟源，P1.2上的占空比为75%，P1.3上的占空比为25%。 二、实验原理 Timer_A定时器模块框图如图3-1所示。 由图3-1可知，Timer_A 模块可以有三种时钟源输入。分别是ACLK， SMCLK， TAxCLK。时钟源的选择通过 TASSEL 信号来完成。被选择的时钟源可以直接送给 TIMER 模块，或者通过 ID 信号进行2,4,8分频。选择的时钟信号还可以通过 TAIDEX 信号进一步做 2,3,4,5,6,7 或者 8 分频。当 TACLK 信号 被设置的时候， TIMER 的时钟分频逻辑被复位。 图 3-1 Timer_A 模块框图 Timer A 控制寄存器TA0CTL详细定义如图3-2所示。 图3-2 Timer A 控制寄存器TA0CTL 定时器中断的中断向量中包含一个独立中断和若干个共源中断，Timer_A模块的中断分类如图3-3所示。 图 3-3 Timer_A模块的中断向量分类图 独立中断源的中断处理 TA0CCTL0 = CCIE; //CCR0 中断使能 #pargma vector = TIMER0_A0_VECTOR //中断向量定义，可查询头文件得到 __interrupt void TIMER0_A0_ISR(void) { //添加中断处理代码 } 共源中断向量寄存器TAxIV 图 3-4共源中断向量寄存器TAxIV 共源中断程序switch处理方式： #pragma vector=TIMER0_A0_VECTOR //共源中断入口 __interrupt void TIMER0_A0_ISR(void) { switch(__even_in_range(TA0IV,14)) //共源中断处理 { case 0: fun_no(); break; // No interrupt case 2: fun_CCR1();