SarADC原理ADC从0开始学研讨.ppt

* 逐次逼近型ADC 基本思路：生成一个数字量，经DA转化为电压模拟信号，与输入电压比较高低。两者不相等则调整生成数字量，直至两个模拟电压相等或逼近，该数字量为最后ADC转换结果。 功能模块 1.触发器 2.电压比较器 3.DA转换器 4.寄存器 5.时序分配器 RS触发器：R输入端只能使触发器处于Q=0的状态，S端只能使触发器处于Q=1的状态。 D触发器:只在时钟CP触发下数据才由输入端D传输到输出端Q;无CP时状态不变，即锁存前一次数据 寄存器：由D触发器构成，记忆最后比较结果 主从JKFF功能表 JKFF符号 电压比较器 反相端电压高于同相端，输出低电平0；同相端高于反相端，输出高电平1 DA转换器:把二进制数码转换成电压模拟量输出 权电阻型DAC 非门：输入高电平（逻辑1）输出低电平（逻辑0），输入端低电平时输出端高电平。反相。 时序分配器 工作过程 UREF=8V,UI=5.99V CP0: QDQCQBQA=1000,UREF=4VUI,J=1,K=0;D3=1; CP1: QDQCQBQA=1100,UREF=6VUI,J=0,K=1;D2=0; CP2: QDQCQBQA=1010,UREF=5VUI,J=1,K=0;D1=1; CP3: QDQCQBQA=1011,UREF=5.5VUI,J=1,K=0.D0=1. CP4:4个DFF检测到CP4的上升沿，将1011保存并输出到Q端. 电容式DAC包括一个由N个按照二进制加权排列的电容和一个“空LSB”电容组成的阵列。包含采样/保持电路。 采样-保持电路 UC=1，S闭合：u0=ui,输出跟随输入变化并向电容C充电。 UC=0，S断开：u0保持断开瞬间的输入信号 采样 公共端接地，所有自由端接到VIN。UC=VIN(1-e-t/RC). 采样后，公共端与地断开，自由端与VIN断开，电容阵列获得了与电容成比例的电荷量。Q=CU. 自由端接地，公共端=-VIN。U+比U_高VIN。 二进制搜索算法 MSB电容自由端先改接接到VREF，驱动公共端电压向正端移动?VREF。 3276C=1638C+...+4C+2C+C+C,等效为CM和CE并联。CM=CE. UM=UE+VREF,CM放电，UM 下降?VREF，CE充电，上升?VREF 因此，VCOMMON (U_)= -VIN + ? VREF。 *