SOC单片机的结构与原理研讨.ppt

第2章 SOC单片机的结构与原理 2.1 C8051F系列单片机总体结构 2.2 C8051F020存贮器组织 2.3 CIP-51指令介绍 2.4 中断系统 2.5 端口输入/输出 2.6 电源管理方式 2.7 复位与时钟 2.1 C8051F系列单片机总体结构 2.1.1 C8051F系列单片机简介 2.1.2 CIP-51内核 2.1.3 C8051F020单片机的片上资源 2.1.1 C8051F系列单片机简介（１） C8051F系列单片机是集成的混合信号片上系统SOC（System on chip），具有与MCS-51内核及指令集完全兼容的微控制器，除了具有标准8051的数字外设部件之外，片内还集成了数据采集和控制系统中常用的模拟部件和其它数字外设及功能部件。 该产品原来是总部位于美国德克萨斯州的美国Cygnal 公司的,这是1999年3月成立的一家新兴的半导体公司,公司专业从事混合信号片上系统单片机的设计与制造，于2003年并入Silicon?Laboratories(芯科实验室)公司。 2.1.1 C8051F系列单片机简介（２） C8051F系列单片机是真正能独立工作的片上系统（SOC）。CPU有效地管理模拟和数字外设，可以关闭单个或全部外设以节省功耗。FLASH存储器还具有在系统重新编程的能力，即可用作程序存储器又可用作于非易失性数据存储 。 片内JTAG调试电路允许使用安装在最终应用系统上的产品SCM进行非侵入式（不占用片内资源）、全速、在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。 调试环境示意图 2.1.2 CIP-51内核 C8051F系列单片机内核采用与MCS-51兼容的CIP-51。 在一个标准的8051中，除MUL和DIV以外所有指令都需要12或24个系统时钟周期，最大系统时钟频率为12-24MHz。 CIP-51内核，70%的指令的执行时间为1或2个系统时钟周期，只有4条指令的执行时间大于4个系统时钟周期。 指令数与系统时钟周期数的关系 微控制器内核峰值执行速度比较 2.1.3 C8051F020单片机的片上资源 ◆高速、流水线结构的8051 兼容的CIP-51 内核（可达25MIPS） ◆全速、非侵入式的在系统调试接口（片内） ◆真正12位、100 ksps 的8通道ADC，带PGA和模拟多路开关 ◆真正8位500 ksps 的ADC，带PGA和8通道模拟多路开关 ◆两个12 位DAC，具有可编程数据更新方式 ◆64K 字节可在系统编程的FLASH 存储器 ◆4352（4096+256）字节的片内RAM ◆可寻址64K字节地址空间的外部数据存储器接口 ◆硬件实现的SPI、SMBus/ I2C 和两个UART 串行接口 ◆5个通用的16位定时器 ◆具有5个捕捉/比较模块的可编程计数器/定时器阵列 ◆片内看门狗定时器、VDD 监视器和温度传感器 C8051F020芯片示意图 C8051F020原理框 单片微型计算机 MCS-51单片机硬件结构 2.2 C8051F020存贮器组织 3个存储器空间； 程序存储器内部64k； 片内、片外统一的64k外部存储器空间； 0x80---0xFF为重叠的地址空间； 2.2.1 程序存贮器 CIP-51 有64K 字节的程序存储器空间。 FLASH 存储器，地址0x0000 到0xFFFF； 存储器中有512 字节（0xFE00 – 0xFFFF）保留给工厂使用，不能用于存储用户程序； 通过设置程序存储写允许位（PSCTL.0）用MOVX 指令对程序存储器写入。这一特性为CIP-51 提供了更新程序代码和将程序存储器空间用于非易失性数据存储的机制。 2.2.1 程序存贮器 C8051F020的FLASH存储器中有一个附加的128字节的扇区，可用于非易失性数据存储。 尽管FLASH存储器可以每次写一个字节，必须首先擦除整个扇区。但128字节的扇区规模使数据更新更加容易。 该128字节的扇区在64K字节FLASH存储器中是双映射的；它的地址范围是从0x00到Ox7F 。为了访问该扇区，PSCTL寄存器中的SFLE位必须被设置为逻辑“1”。该扇区不能用于存储程序代码。 2.2.2 内部数据存贮器 256字节的RAM，地址0x00到0xFF。 低128 字节用于通用寄存器和临时存储器； 寻址方式：直接或间接； 0x00－0x1F：4个通用寄存器区，每个区有8个寄存器。 0x20－0x2F：既可以按字节寻址又可以作为128个位地址用直接位寻址方