VHDL设计初步1研讨.pptVIP

VHDL设计初步 VHDL语言的基本结构 VHDL设计方法 VHDL概述 VHDL的设计单元 VHDL的基本语法结构 VHDL 概述 VHSIC -- Very High Speed Integrated Circuit Hardware Description Language VHDL历史 1982年，诞生于美国国防部赞助的VHSIC项目 1987年，VHDL被IEEE和美国国防部确认为标 准硬件描述语言，即IEEE-1076（简称87版) 1993年，IEEE对VHDL进行了修订，公布了新版 本的VHDL，即IEEE标准的1076-1993（1164） 版本 1996年，IEEE-1076.3成为VHDL综合标准 VHDL特点 VHDL对设计的描述具有相对独立性 设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。 对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。 典型综合设计流程 VHDL的设计单元 VHDL语言的基本结构： 实体（Entity） 结构体（Architecture） 配置（Configuration） 库（Library）、程序包（Package） VHDL的设计单元 Entity（实体） 用来说明模型的外部输入和输出