实验指导3设计型研讨.ppt

五、问题回答 1. 通过实验你学会了用哪几种实验方法分析逻辑电路逻辑功能？具体解释说明其实验方法。 2.实验过程遇到的问题、现象及是否解决？怎样解决？ * “纸上得来终觉浅，绝知此事要躬行。” 实验三 组合逻辑电路组装与设计测调试 一、实验目的 1.深入学习掌握组合逻辑电路的设计和安装方法。 2.进一步加深数字逻辑电路调测试方法掌握。 3.学习DS-4 型 数字系统综合实验平台可编辑数字波形发生器组成和使用方法。 二、实验器件、设备和仪器 1．四双输入与非门74LS00 1片 2．四异或门74LS86 1片 3. 双4输入与非门74LS20 1片 4. PC机（数字信号显示仪） 5. 数字万用表UT56 6. TDS－4数字系统综合实验平台 7. GOS－6051示波器 芯片引脚图 其中NC无用的空端子 三、实验内容 1.组合逻辑电路测试方法介绍 数字电路静态测试方法是：给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。数字电路状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输入接到逻辑电平开关上，线路的输出接到电平指示灯（LED）或用万用表测量进行电平测试,按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。 静态测试是检查设计与接线是否正确无误的重要一步。 数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要目的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。 测试数据分析 ①要使74系列TTL集成芯片正确工作除了必须接好电源（＋VCC＝5V和地GND）外，还必须使逻辑输入低电平≤0.8V（越靠近0V越好），输入高电平≥2V （越靠近5V越好），如果不按照此输入电平要求进行信号输入就可能损坏芯片或得不到正确的逻辑输出电平。 ②74系列TTL集成芯片正确的输出逻辑低电平≤0.2V （越靠近0V越好），输出高电平≥3.5V （越靠近5V越好），如果芯片输出逻辑电平不符合以上值，这说明有可能芯片损坏、或者电路连接、或者设计存在问题，实验过程中随时必须对测试的数据进行分析，当发现测试数据不符合逻辑电平的有效输出值或不满足设计要求逻辑电平时，电路可能存在问题，对于存在的问题必须查找原因，并解决存在问题，这样才能使得实验者获得理论和实验水平的提高，从而达到做实验的真正目的。 2.裁判合格信号逻辑电路组装与测试 （1）逻辑电路组装 根据预习时画出的举重比赛裁判合格信号逻辑电路接线图，采用74LS00芯片组装实现举重比赛裁判合格信号逻辑电路。 （2） 电路测调试 ①采用静态测试方法进行电路测调试。 接好电路后，将三个裁判信号用逻辑开关置入（由逻辑电平信号源提供输入信号），裁判结果输出接LED指示灯（输出信号通过逻辑电平指示灯进行显示测试）。 逐个检测八种裁判输入信号下的输出状态，获得逻辑电路真值表，通过分析实验结果（实测真值表）确定出那位是主裁判输入端，那两位是副裁判输入端及裁决结果与裁判的表决结果关系，从而得出逻辑电路功能。 ②采用动态测试方法进行电路测调试。 三个裁判信号均为动态信号,由固定方波信号源提供，频率分别为2MHz、1MHz和0.5MHz（思考：选择的输入信号是否合理？为什么？）；裁判输出结果和全部输入信号由数字信号显示仪波形，并记录波形，通过分析数字波形判断确定出那位是主裁判输入端，那两位是副裁判输入端及裁决结果与裁判的表决结果关系，从而得出逻辑电路功能。 测试要求：全部输入信号和输出信号由数字信号显示仪波形测试，并记录波形，分析电路逻辑功能，得出分析结论。 3.加/减运算组合逻辑电路设计与组装 （1）采用本实验所给芯片74LS00、 74LS86和 74LS20设计一个全加\全减法器，该电路在控制信号的作用下可以分别进行加运算或减运算。当控制信号M＝0时，实现加运算，当控制信号M＝1时，实现减运算。请预先在预习实验时设计出逻辑电路，并画好逻辑电路图及接线图，根据电路接线图实现设计电路组装。 要求:在实验报告中写出构成实验电路相对应的布尔表达式和逻辑电路图! （2）分别采用静态测试方法和动态测试方法对设计电路进行测试。 （2）分别采用静态测试方法和动态测试方法对设计电路进行测试。 ①态测