实验指导6验证型研讨.pptVIP

三、时序逻辑电路测试和触发器特性 1.时序逻辑电路测试 时序逻辑电路测试的目的是验证其状态的转换是否与状态图或时序图相符合。可用电平显示灯、数码管、示波器或数字信号显示仪等观察输出状态的变化。 常用的测试方法有两种： ①静态测试（又称单拍工作方式） 单拍工作方式：以单脉冲源作为时钟脉冲，用电平指示灯观察，逐拍进行观测输出变化，来判断输出状态的转换是否与状态图相符。单拍工作方式是检查设计与接线是否正确无误的第一步。 ②动态测试（又称连续工作方式） 连续工作方式：以连续脉冲源作为时钟脉冲，用示波器或数字信号显示仪观察波形，来判断输出波形是否与时序图相符。动态测试的主要目的测试电路的频率及稳定特性等。通常时序逻辑电路都必须进行连续工作方式的测试。 * “纸上得来终觉浅，绝知此事要躬行。” 实验六 触发器 一、实验目的 1.学会正确使用D、 JK集成触发器。 2. 掌握基本SR锁存器、钟控D触发器、边沿JK、D触发器的工作原理。 3.深刻理解钟控触发器电平触发方式和边沿触发器的边沿触发方式的区别。 二、实验器件与设备仪器 1．四2输入与非门74LS00 2片 2．双D正沿触发器74LS74 1片 3．双JK负沿触发器74LS73 1片 4．六反相器74LS04 2片 5．双4输入与非门74LS20 1片 6．数字信号显示仪 7．GOS－6051示波器 8. TDS－4数字系统综合实验平台 芯片引脚图 其中NC无用的空端子 芯片引脚图 特别注意：74LS73引脚11是GND，引脚4是VCC 2. 触发器特性 触发器是具有记忆功能能存储数字信息的最常用的一种基本单元电路，是构成时序逻辑电路的基本逻辑部件。触发器具有两个稳定的状态：0状态和1状态；在适当触发信号和数据信号的作用下，触发器可由一个稳态转换到另一个稳态，触发器的状态发生翻转。当输入触发信号消失后，触发器翻转后的状态保持不变（记忆功能）。 四、实验内容 1.测试双D触发器74LS74中一个触发器的逻辑功能　 ①静态测试（又称单拍工作方式测试） 测试分析要求：按照下页表格测试，并根据实验测试结果填写74LS74的真值表。 测试提示： 在表格中的第一和第二行的测试中反复领会强制置0端CLR（又称复位）和强制置1端PR（又称置位）的强制特性。 在表格中的第三和第四行的测试中利用实验台提供的单脉冲信号源和D输入信号的手动操作反复体验74LS74上沿触发方式的边沿触发器的触发方式的特性。 1 0 ↑(0→1) 1 1 1 1 0 ↑(0→1) 0 1 1 × ×× 0 1 × ×× 1 0 逻辑功能 CLK D PRE CLR 74LS74芯片功能测试记录表 ②动态测试（又称连续工作方式测试） 测试要求： 第一：在D触发器的D引脚接0.1MHz信号源，CLK接0.5MHz信号源，利用数字信号仪测试触发器的工作波形，并记录分析D触发器动态工作特性。 第二：根据此实验学会用双通道示波器测试和观察三个同步时序波形的方法。 方法:先用双通道示波器测试D端和CLK端波形，并记录D和CLK波形；再用双通道示波器测试D端和Q端波形，在D端和CLK端波形的基础上绘制出（记录）Q端波形，从而实现用双通道示波器测试和观察三个同步时序波形。 方法三：根据自己对D触发器理解和实验台条件，选择其它不同输入信号、输出信号或方法进行更全面的动态测试。（选做） 2.测试双JK触发器74LS73中一个触发器的逻辑功能 仿照实验1测试步骤和方法，设计并写出测试JK负边沿触发器74LS73的逻辑功能方案和步骤，并进行测试、分析和记录测试结果。 提示： ①特别注意74LS73的Vcc和GND端引脚号。 ②动态测试JK触发器的逻辑功能时，时钟信号CK和J、K信号的频率分别取3MHz、1MHz和0.5MHz。 测试分析要求：根据实验测试结果分析74LS73JK触发器工作特性，并按照下页表格填写74LS73的真值表。分析动态测试所获得波形图时，特别注意JK触发器输入信号是否有足够的建立时间和保持时间。建立时间通常大于保持时间。 1 0 ↓(1→0) 1 1 1 1 0 ↓(1→0) 1 0 1 1 0 ↓(1→0) 0 1 1 1 0 ↓(1→0) 0 0 1