数字逻辑第四章2014解答.ppt

4.4.5 险象的消除或减弱 2、增加冗余项 1、引入封锁脉冲(由于同步问题不易实现) 如 ，则当B=C=1时或门输出恒为“1”，消除了险象。 3、输出加低通滤波电路 险象所产生的干扰脉冲一般都很窄，所以可以在电路的输出端并接一个小电容来减弱干扰脉冲。 1 ≥1 A F B C A` A A` R C 习题（P105）：1、11、19、20(1)、27(2)。 3线—8线译码器74LS138(T4138)的真值表如下： S1 S2+S3 A2 A1 A0 Z0 Z1 Z2 Z3 Z4 Z5Z6Z7 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 d d d d 1 1 1 1 1 1 1 1 由真值表可得： 若将 A2 A1 A0 看作输入逻辑变量则： 例1：利用3线-8线译码器实现下列逻辑函数 将Z1～ Z4化成标准积之和(最小项之和)形式。 用同样的方法可得： 若令A2=A、A1=B、A0=C，则译码器的输出m0～m7。 正是F1～F4所需的最小项的非的形式。故可得以下电路： “1 A B C Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 A0 A1 A2 S1 S2 S3 74LS138 F1 F3 F2 F4 例2：试用译码器和门电路实现全减器的功能。 Ai Bi Gi-1 Di Gi 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 “1” A B C Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 A0 A1 A2 S1 S2 S3 74LS138 Di Gi ＤB WR OE IO1 CS ＤB WR OE IO2 CS ＤB WR OE IO3 CS DB WR RD CPU AB16 AB15 AB14 A2 A1 A0 Z0 Z7 74138 例3：在总线传送中利用译码器实现片选。 4.3.6 数据选择器 4选1 数据选择器 D0 D1 D2 D3 A1 A0 S Y D0 D1 D2 D3 A1 A0 Y 数据选择器是根据地址选择码从多路输入数据中选择一路数据输出，也称复用器。 4选1数据选择器的真值表如下： 由真值表可得： 1 d d 0 0 1 1 D3 0 1 0 D2 0 0 1 D1 0 0 0 D0 S A1 A0 Y ≥1 1 S D0 D1 D2 D3 A1 A0 A1 A0 A1 A0 A1 A0 Y 一、4选1数据选择器的扩展 A1 A0 Y ≥1 D4 D5 D6 D7 A1 A0 S Y1 D0 D1 D2 D3 A1 A0 S Y0 A2 1 例1：利用8选1数据选择器实现真值表。 利用2n路数据选择器可以很方便地实现任一个n变量的逻辑函数表达式。 二、数据选择器的应用 R A G Y 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 S Y R A G S A0 A1 A2 D0 D1 D2 D3 D4 D5 D6 D7 Y Y MUX 74LS151 1 0 1 0 0 1 1 1 D0 D1 D2 D3 A0 A1 S Y` G G G 1 R A 从价格和电路所占面积考虑，上式还可以用4选1数据选择器来实现。 Y=G Y=1 Y` R A G Y 0 0 0 1 0 0 1 0 0 1 0 1 1 1 1 1 1 1 0