第十章_A／D及D／A转换器解答.ppt

（2）转换时间：指从输入启动转换信号到转换结束，得到稳定的数字量输出的时间。一般转换速度越快越好（特别是动态信号采集）。常见有： 超高速（转换时间1ns）、高速（转换时间1μs）、 中 速（转换时间1ms） 低速（转换时间1s)等。 如果采集对象是动态连续信号，要求f采≥2 f信，也就是说必 须在信号的一个周期内采集2个以上的数据，才能保证信号形态被 还原（避免出现“假频”），这就是“最小采样”原理。若f信=20kHz， 则f采≥ 40kHz，其转换时间要求≤25μs. （4）线性度：当模拟量变化时，A/D转换器输出的数 字量按比例变化的程度 （5）量程： 指能够转换的电压的范围：0～5V，0～ 10V等 （3）精度：有绝对精度和相对精度 绝对精度—— 指定应于一个给定的数字量的实际 模拟量输入与理论模拟量输入之差。 相对精度—— 指在整个转换范围内任一数字量所 对应的模拟量实际值与理论值之差 通常也用最小有效位的分数表示。 2·转换时间 —— 指从启动转换信号被输入开始到结束获得稳定 的数字量输出量为止所需的时间。 3·转换启动信号（电位启动和脉冲启动） —— 在转换过程中必须保持高/低电平信号直有效， 否则将导致转换出错。 三. ADC的输入输出特性 1.输出数据位数 8位，10位，12位，16位等 4· 片上带有三态门输出琐存器 —— 可直接与CPU的DB相连 片上未带三态门输出琐存器 —— 与CPU相连需外加琐存器 5· 转出数字量有二进制和BCD码 ADC的数字量输出线位数越多，说明其分辨率越高。 6· 模拟信号输入及通道 —— 模拟信号输入来自于外部信号输入对象，有单、多通道 之分。 四、A/D转换器与微处理器的接口 1、 接口应具备的功能； ① A/D转换器的转换是由外部控制，需发送转换启动信号 启动A/D进行A/D转换。 ② 读取“转换结束”状态信号，用以查询转换是否结束若 该状态信号有效，可用于产生中断请求或DMA请求。 ③ 对多个模拟量输入通道进行通道寻址 方法：CPU通过DB送出对应模拟通道的编号，而不是 通过地址总线送出。 ④ 发送采样/保持信号S/H，以控制采样/保持器进行 采样与保持操作（需要时） 。 。 2. A/D转换器与CPU接口方式 （1）与CPU直接相连：当ADC芯片内部带有数据输出锁存器和三态门时（如AD574、ADC0809等），它们的数据输出可直接与CPU或数据总线相连。 （2）用三态门与CPU相连：对于内部不带数据输出锁存器的ADC芯片（如ADC1210、AD570等），需外接三态锁存器后才能与CPU或系统总线相连。 （3）通过I/O接口芯片与CPU相连：无论ADC内部有无数据锁存器，都可使用与CPU配套的并行I/O芯片与ADC相连，这样可简化接口电路， 而且可使A/D的时序关系及电平与CPU保持一致，工作更可靠。。 2. A/D转换器接口电路的设计实例 注意点： ①各ADC的转换启动、转换结束命令各不相同， 需具体使用时注意。 ②进行12位A/D转换时，需分两次将12位数据送CPU的DB7 ～0。 ﹡如先读高4位，后读低8位，则称为“左对齐”， 读取高4位时是屏蔽字节中的高4位。 后读 先读 ADC 低8位 高4位 屏蔽 ﹡如先读低8位，后读高4位，则称为“右对齐” 8路 模拟 开关 地址 锁存 译码 电子开关 逐次逼近寄存器 控制与时序 解码网络 START CLK 三 态 门 VCC GND VREF(+) VREF(-) OE EOC IN0 IN7 ADDC ADDB ADDA ALE · · 图10-11 ADC0809内部结构 ADC0809是逐次逼近式的8位ADC芯片，内