数电第5章时序逻辑电路课程方案.ppt

第5章 时序逻辑电路;2. 时序逻辑电路的结构模型 ;3. 时序逻辑电路的描述方法 ;（2）状态表 ;Qn;4. 时序逻辑电路的分类;存储电路;两类存储单元电路 ：;锁存器和触发器工作波形示意图:;1. RS 锁存器的电路结构及逻辑符号 ;2. RS 锁存器的逻辑功能分析;② SD=0; RD=1 (置0信号有效):;④ SD=1; RD=1 (置0、置1同时信号有效):;(3) RS锁存器的功能描述;RS锁存器工作波形图（初态假设为0）;由与非门构成的RS锁存器：;4. RS 锁存器的 VHDL 描述 ;RS锁存器应用：电子报信器;5.5.2 门控锁存器;RD=R·C;①门控RS锁存器特性方程:;C;③ 门控RS锁存器工作波形图:;2. 门控 D 锁存器 ;1）当C=0时,RD=SD=1,电路处于保持状态;;2）D锁存器特性表:;4）D锁存器工作波形图: (假设初态为0);（4）门控 D 锁存器的 VHDL 描述 ;5.2.3 集成锁存器;5.3 触发器;5.3.1 主从触发器 ;（2）主从 RS 触发器的工作原理;主从 RS 触发器的电路特点：;主从 RS 触发器???电路符号：;主从RS触发器的特性表和 特性方程和RS锁存器基本 相同,只是在列特性表时, 要加上CLK脉冲标志.;3） 主从RS 触发器的定时波形;思考题(设主从RS触发器的初始状态为0);;2. 主从D 触发器;定时波形图（设初始状态为0）;3. 主从JK 触发器;（2）主从JK触发器的特点;(3) 根据特性方程 Qn+1= JQn+KQn ,容易求得特性表:;(5) 带异步清零、置1端并具有多驱动输入的JK触发器。; (6) 主从JK触发器定时波形; 思考:;主从触发器抗干扰能力不强;5.3.2 边沿触发器;1. 维持阻塞D触发器;(2) 工作原理;;④ CLK由0变为1，在这一短时间内，D=0保持不变，则有：;⑤在CLK=1期间，如D发生变化，即由0变为1;⑥ CLK由0变为1，在这一短时间内，D=1保持不变， 则有：;⑦在CLK=1期间，如D发生变化，即由1变为0;(3) 维持阻塞D触发器特性表和工作波形图;（4）正边沿 D 触发器的 VHDL 描述;ELSIF (clkevent AND clk=1) THEN q_temp=d; qb_temp=NOT(d); END IF; END PROCESS; q=q_temp; qb=qb_temp; END rtl;;2.负边沿JK触发器;3.CMOS边沿D触发器;(2) 工作原理;② 当CLK由0变成1时, TG2和TG3导通,TG1和TG4截止: ;思考题:试画出图中所示电路在8个CLK信号作用下Q1、 Q2、Q3端的输出波形（设各触发器初始状态均为0）;CLK;5.3.3 集成触发器;5.4 触发器使用中的几个问题;1. 代数法;例: 把JK触发器转换为D触发器.;例: 将JK触发器转换为T触发器.;T触发器的特性方程: Qn+1=TQn+TQn;2. 图表法;③ 写出下列两个表达式: S=f1（J，K，Qn） R=f2（J，K，Qn）;转换电路图;解：① 列表；;5.4.2 触发器的脉冲工作特性;1. 输入信号的建立时间和保持时间 ;（2）保持时间 ;2. 触发器的传输延迟时间;3. 触发器的最高时钟频率;5. 功耗;如果该数字系统也工作在＋5V的直流电源上，那么电源必须提供的电流量为;5.4.3 触发器的合理选用;TTL触发器的速度较快。 CMOS 触发器的优点是功耗低和抗干扰能力强。;5.4.4 触发器使用的注意事项 ;5.5 触发器应用举例 ;补充：按键式开关的防抖动电路;2. 单脉冲发生器;5.6 时序逻辑电路的分析与设计 ;5.6.1 同步 时序逻辑电路的分析;(3) 根据状态方程和输出方程,列出状态表;;例: 分析下列时序电路.;(3) 列出状态表.;=1;例: 分析下列时序电路的逻辑功能.;状态表;5.6.2 异步时序逻辑电路的分析方法;例: 试分析下列异步时序电路的逻辑功能;2) 写触发器F0和F2的状态方程(由于触发器F0和F2是 在X 脉冲作用下同步工作的,列方程时将X隐含);3) 修正触发器F1的特性方程;00 01 11 10;5) 将驱动方程J1、K1和时钟方程CP1代入触发器F1的特性 方程,求得F1的状态方程.;6) 画出状态图,分析电路功能.;同例: 试分析下列异步时序电路的逻辑功能; 1 2 3 4 5 6;状态图;1、 同步时序逻辑电路的一般步骤;① 根据原始状