数字电路3课程方案.ppt

第三章组合逻辑电路第一节组合电路的分析和设计第二节组合逻辑电路中的竞争与冒险第三节超高速集成电路硬件描述语言VHDL第四节组合逻辑电路模块及其应用小结相关知识回顾：逻辑运算逻辑门与或非异或同或非门与门或门与非门或非门异或门同或门本章任务：1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用由逻辑门组成第三章组合逻辑电路(2)学习常用中规模集成模块(3)理解电路中的竞争和冒险现象本章重点(1)掌握分析和设计组合电路的基本方法加法器比较器译码器编码器选择器分配器本章基本内容(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用(4)VHDL语言的基本应用组合电路的分析组合电路的设计第一节组合电路的分析和设计组合电路一、组合电路输入：逻辑关系：Fi=fi(X1、X2、…、Xn)i=(1、2、…、m)电路结构特点：电路由逻辑门构成；不含记忆元件；输出无反馈到输入的回路；输出：X1、X2、…、XnF1、F2、…、Fm逻辑功能特点：电路在任一时刻的输出状态仅取决于该时刻各输入信号状态的组合，而与输入信号作用前电路的原状态无关。二、组合电路的分析分析已知逻辑电路功能步骤：输出函数表达式描述电路功能已知组合电路简化函数真值表因此该电路为少数服从多数电路，称表决电路。解：（1）由电路图得逻辑表达式（2）由逻辑表达式得真值表（3）功能分析：多数输入变量为1，输出F为1；多数输入变量为0，输出F为0。解：（1）由电路图得表达式（2）列出真值表（2）列出真值表（1）由电路图得表达式本电路是自然二进制码至格雷码的转换电路。（3）分析功能注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。推广到一般，将n位自然二进制码转换成n位格雷码：Gi=Bi⊕Bi+1（i=0、1、2、…、n-1）自然二进制码至格雷码的转换三、组合电路的设计步骤：根据要求设计出实际逻辑电路形式变换根据设计所用芯片要求选择所需门电路根据设计要求确定输入、输出、列出真值表写出表达式并简化画逻辑电路图例3：半加器的设计（1）半加器真值表（2）输出函数（3）逻辑图（4）逻辑符号半加器逻辑符号分析：半加器是将两个一位二进制数相加求和及向高位进位的电路。因此，有两个输入（两个加数）及两个 输出（和与进位）。由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：设被加数和加数分别为A和B，和与进位分别为S、C，真值表为：将用“异或”门实现的半加器改为用“与非”门实现函数表达式变换形式：用“与非”门实现半加器逻辑图如图所示：全加器是实现例4：全加器的设计。学生自己完成逻辑电路全加器逻辑符号一位二进制数一位二进制数低位来的进位和高位进位例5：试将8421BCD码转换成余三BCD码。（2）卡诺图（1）真值表（3）表达式（4）电路图（3）表达式8421BCD码转换成余3BCD码的逻辑电路第二节组合电路中的竞争与冒险一、竞争与冒险竞争：冒险：一个门电路多个输入端信号同时跳变，或一个信号经由不同的途径传到某一会合点的时间有先有后。由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。二、竞争与冒险的判断卡诺图法：如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则存在冒险。两圈相切存在冒险前提：电路输入端只有一个变量改变状态，不能判断多输入信号同时发生变化的情况。代数法：三、冒险现象的消除1.增加冗余项如图所示卡诺图，只要在两圈相切处增加一个圈（冗余），就能消除冒险。增加冗余项可以解决每次只有单个输入信号发生变化时电路的冒险问题，却不能解决多个输入信号同时发生变化时的冒险现象，适用范围有限。三、冒险现象的消除２.增加选通信号在可能产生冒险的门电路的输入端增加一个选通脉冲。当输入信号变换完成，进入稳态后，才启动选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。1.增加冗余项增加选通信号的方法比较简单，一般无需增加电路元件，但选通信号必须与输入信号维持严格的时间关系，因此选通信号的产生并不容易。３.输出接滤波电容1.增加冗余项２.增加选通信号由于竞争冒险产生的干扰脉冲的宽度一般都很窄，在可能产生冒险的门电路输出端并接一个滤波电容（一般为4～20pF），使输出波形上升沿和下降沿都变得比较缓慢，从而起到消除冒险现象的作用。三、冒险现象的消除输出端接滤波电容方便易行，但会使输出电压波形变坏，仅适合对信号波形要求不高的场合。第四节组合逻辑电路模块及其应用编码器译码器数据选择器数值比较器加法器一、编码器优先编码功能：输入m个信号；输出n位二进制代码（m≤2n）。优先编码器允许几个输入端同时加上信号，电路只对其中优先级别最高的信号进行编码。逻辑功能：任何一个输入端有有效信号输入时，