3原理图输入设计方法概述.pptVIP

《EDA技术》;3.1 Quartus II 原理图输入设计;3.1 Max+Plus II 的原理图设计;3.2 一位全加器的设计向导;为本项工程设计建立文件夹 输入设计项目（原理图/VHDL代码） 存盘（原理图或VHDL的取名,不要存C盘） 将设计项目设置成工程文件Project 选择目标器件 启动编译 建立仿真波形文件（.SCF，非.WDF） 仿真测试和波形分析 引脚锁定并重新编译（若是Auto,引脚不能手动设定） 编程下载 硬件测试;3.2 一位全加器设计向导;为设计全加器 新建一个文 件夹作工作库;步骤2：输入设计项目和存盘;图4-2 元件输入对话框;图4-3 将所需元件全部调入原理图编辑窗;图4-4 连接好原理图并存盘;步骤3：将设计项目设置成工程文件(PROJECT);注意，此路径指 向当前的工程！;步骤4：选择目标器件并编译;图4-7 对工程文件进行编译、综合和适配等操作;消去Quartus适配操作;完成编译！;步骤5：时序仿真;(2) 输入信号节点。;图4-9 列出并选择需要观察的信号节点;图4-9 列出并选择需要观察的信号节点;(4) 设定仿真时间。;(5) 加上输入信号。;(7) 运行仿真器。;(8) 观察分析半加器仿真波形。;(9) 为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.;(10) 包装元件入库。;步骤6：引脚锁定;选择实验