初识FPGA仿真工具--Robei.docVIP

  1. 1、本文档共6页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
初识FPGA仿真工具--Robei.doc

美国若贝公司 可视化芯片设计 Copyright ? Robei 窗体顶端 Robei FPGA仿真软件是一款世界上最小的国产FPGA仿真工具。该软件具备先进的图形化设计工具,代码修改,Verilog编译仿真和波形分析。软件只有4.5M,但可以实现小型系统的设计,仿真和测试。软件生成标准的Verilog代码,可以直接用于Xilinx,Altera和Actel的设计工具。软件界面美观,简洁,15分钟就可以熟悉软件的操作,对比其他大型复杂软件,可以节省很多时间来实现同样的功能 。 软件特点:若贝是世界上最小的FPGA设计的EDA工具, 已经小到可以运行在嵌入式平台。最新发布的Android平台的版本,具备了若贝软件的几乎所有功能,可以让用户随时随地的利用手机或者平板电脑进行FPGA设计。 ? ? ? ? 若贝是用于小模块设计的。一般大项目都要划分为几个比较小的模块来实现。这些小的模块不需要依赖于复杂的EDA工具,可以用若贝进行随时随地的设计。不管你在哪里,只要有了灵感,就可以掏出手机或者平板电脑进行设计。这就是这个软件的特色,也是唯一一款可以在移动平台上运行的EDA工具。 ? ? ? ? 目前软件只支持Verilog设计和仿真,发布有2个版本:Windows平台和Android平台,也就是说,你可以共享电脑和移动平台的设计模型,可以随时随地设计。 ? ? ? ? ? ? ? 告别了ISE,Quartus下载的极大容量,Robei仅需不到5M的体积,适合教育教学中。作为老师,你可以在课堂上用你的phone显示你授课的内容,更加具体形象,在实验教学中,使用Robei教学实验,学生也可快速掌握软件使用,程序的仿真与快速理解。作为学生,你可以拿着你的手机与同学分享和互传你的设计,将知识的领悟与吸收分享给同学,而作为项目人员,你可以将你的灵感随时随地的设计并仿真实现,能快速的解决项目问题,让你的团队分享你的贡献。 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 工作界面 仿真界面 下面就让我们走进Robei的实际操作。 ? ? ? ? ?Robei软件的下载地址: HYPERLINK /?cat=4lang=zh /?cat=4lang=zh ? ? ? ?当你安装完软件后,会生成一个Robei的example包,初次使用你可以打开软件包的程序,感受下Robei软件的魅力哦。 ? ? ? ? ?任何软件都有工作界面,Robei的工作界面十分简单,先上传一张看看吧!! ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 主界面 ? ? ? ? 这就是Robei的主界面,映入眼帘的是工作框,最顶部的是菜单栏,下面就是工具栏了,工作框下面就是软件提示信息,在这里可以看到软件提示用户操作的正确性哦。 ? ? ? 在工作框左边是工程里面建立的模块,用户可以清晰的看到自己建立的模块了。 ? ? ? ?Robei软件使用是需要注册的,目前针对教育用户,Robei注册方式如下操作:点击菜单栏的help-----register,提交软件序列号即可使用了。 ? ? 如果看到这样的提示,那恭喜你软件可以授权使用啦!! ? ? ? ? ? ? ? ? ? ?注册完后提示用户可以使用 ? ? ? ? ?Robei软件的仿真使用教程,大概分为四部分。 第一部分:自己设计模块需要实现的功能,将需要的各个模块划分好 第二部分:建立各个模块的verilog描述语言 第三部分:建立testbench文件,写代码,将各个模块用wire连接起来,并编译建立仿真波形文件。 第四部分:根据testbench文件测试代码的可行性,从波形图上面验证设计的正确性。 下面我将以编写与门逻辑的Robei测试,教大家使用这样的软件吧! ? 与门逻辑的真值表 ABY000010100111 ?? Y=A*B; 熟悉了与门逻辑,我们就开始吧!! 打开Robei软件,点击File---New(也可以直接在工具栏第一个带有+文件夹的按钮上轻轻点击下哦),出现以下界面 这样就到了建立文件,Module Name (模块名字)这里是与门,我就取名为andgate(PS:不要与关键字等相同)Module Type(模块类型),这里有module 和 testbench两种,module是建立的模块,testbench是对模块的测试,Robei的使用是先建立各个module文件,再对module进行测试才可以看到美丽的波形哦(PS:在这里与颜色相关的地方是可以自己编辑的哦)。然后就是Lang

您可能关注的文档

文档评论(0)

dmz158 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档