DSP应用系统硬件设计概论.pptVIP

第13章 DSP应用系统硬件设计 ; DSP系统的硬件设计又称为目标板设计，是在考虑算法需求、成本、体积和功耗核算的基础上完成的，一个典型的DSP目标板主要包括：; DSP系统的一般设计流程图; 一个典型的DSP目标板结构如图。 ;总体设计方案;技术指标的确定;系统硬件设计过程： ;第二步：器件的选择； ;第二步：器件的选择； ;第二步：器件的选择； ;第二步：器件的选择； ;系统硬件设计过程： ;第三步：原理图设计； ;第三步：原理图设计； ;系统硬件设计过程： ;其它因素的考虑;数据格式 数据宽度 速度 存储器的安排 开发工具 支持多处理器 功耗和电源管理 成本; 一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。 ;; 电源为整个系统提供能量，是整个应用系统良好工作的基础，具有极其重要的地位。 为了降低芯片功耗，’C28x系列芯片大部分都采用低电压设计，并且采用双电源供电，即; 内核电源CVDD：采用1.8V。 主要为芯片的内部逻辑提供电压。 包括CPU、时钟电路和所有的外设逻辑。;2.电源解决方案 ;3. 使用DSP的电源芯片;采用TPS73HD301双电源电路 ;4. 电源滤波电路;5.DSP的电平转换电路设计;图5.4－11 各种电平的转换;（2）、3.3V与5V电平转换的四种情形; ☆ 5 V CMOS驱动3.3 V TTL器件(LVC)。虽然两者的转换电平是不一样的，但进一步分析5 V CMOS的VOH和VOL以及3.3 V LVC的VIH和VIL的转换电平可以看出，虽然两者存在一定的差别，但是能够承受5V电压的3.3V器件能够正确识别5 V器件送来的电平值。采用能够承受5 V电压的LVC器件，5 V器件的输出是可以直接与3.3 V器件的输入端接口的；; ☆ 3.3 V TTL器件(LVC)驱动5 V CMOS。两者的电平转换标准化是不一样的，3.3 V LVC输出的高电平的最低电压值是2．4 V（可以高到3.3V），而5V CMOS器件要求的高电平的最低电压值是3.5V，因此3.3V器件(LVC)的输出不能直接与5V CMOS器件的输入相接。在这种情况下，可以采用双电压供电(一边是3.3V，另一边是5 V)的驱动器，如TI的SN74ALVCl64245、SN74LVC4245等。; 时钟电路用来为’C28x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。 ;1.时钟信号的产生 ;(2)使用芯片内部的振荡器;2.锁相环PLL ;; ’C28x的复位分为软件复位和硬件复位。 软件复位：是通过执行指令实现芯片的复位。 硬件复位：是通过硬件电路实现复位。 硬件复位有以下几种方法: ? 上电复位 ? 手动复位 ? 自动复位 ;1. 上电复位电路;2.手动复位电路 ;3.自动复位电路 ;; 现代电路系统越来越强调系统的可调试性，因此调试测试接口的设计也越来越受到重视。 对于F2812系统来说，在开发时就需要设计一个JTAG接口来为芯片下载、调试和测试程序。 ; IS61LV25616是256K×16高速CMOS工艺3.3V单电源供电电压的静态随机存储器。SST39VF800A是512K×16的3.0～3.6V单电源供电的FLASH。IDT70V27S/L是32K×16高速3.3V单电源供电的双端口静态随机存储器。外部扩展存储器空间及映射地址范围参见表所示。;;; F2812处理器所有的GPIO引脚都与特殊功能引脚共用，但是DSPs应用系统中特殊功能引脚并没有全部使用，因此，可以在没有用做特殊功能的GPIO引脚上扩展外围设备。 按键 LED灯与数码管 蜂鸣器 液晶模块接口 ;;; 本节介绍两种ADC电路的设计，一种是使用TMS320F2812芯片自身带有的16路12位的A/D转换器，一种使用ADC转换芯片进行A/D转换，???后将数字信号送至TMS320F2812芯片进行相应处理。 ; F2812内部有一个12位AD转换器，分成两个独立的8通道模块，这里主要介绍ADC接口的片外连接电路。 ;调理电路; AD7674是ADI公司一款高精度18位逐次逼近（SAR）型ADC，它具有采样速率高、精度高、功耗低、无管道延迟的特点，其采样速率最高可达到800KSPS（每秒千次采样），积分非线性误差（INL）最大为±2.5 LSB，在整个温度范围内，保证不会丢码。器件是全差分输入，5V单电源供电，可接