1章-集成电路的基本制造工艺.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
1章-集成电路的基本制造工艺

半导体集成电路;第二章 集成电路制造工艺;;1. 二极管 (PN结) ;2.1 集成电路加工的基本操作;形成材料薄膜的方法;光刻和刻蚀形成需要的图形;正胶和负胶的差别;亮场版和暗场版的差别;掺杂改变材料的电阻率 或杂质类型;;;§1.1.1 双极集成电路中元件的隔离;B;解决双极集成电路元件之间的隔离: pn结隔离工艺 pn结隔离工艺双极晶体管的三种结构: 1. SBC结构;2. CDI结构;3. 3D结构;;双极集成电路等效电路;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;具体步骤如下: 1.生长二氧化硅(湿法氧化):;2.隐埋层光刻:;刻蚀(等离子体刻蚀);P-Si;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;典型PN结隔离双极集成电路中元件的形成过程;双极集成电路元件断面图;;P-Si;SBC结构工艺的分析与设计考虑;寄生的PNP晶体管;n+埋层的设计;外延生长的设计;隔离区的设计;集电极深接触的设计;基区形成的设计考虑;发射区形成的设计考虑;SBC结构工艺在应用中的局限性;E;重要知识点;MOS晶体管的动作 ;简单说,可以把mos管看作是一个电压控制的开关,当控制电压高于阈值电压,开关闭合,低于阈值电压,开关断开;MOS结构和分类;MOS器件结构;MOS:栅极和衬底;MOS:源和漏;MOS:漏、栅、源、衬的隔离;MOS器件的分类;MOS器件的分类;MOS晶体管的分类;MOS晶体管的结构特点;silicon 衬底;在硅衬底上制作MOS晶体管;silicon substrate;silicon substrate;Shadow on photoresist;非感光区域;silicon substrate;silicon substrate;silicon substrate;silicon substrate;silicon substrate;silicon substrate;silicon substrate;silicon substrate;自对准工艺;silicon substrate;silicon substrate;silicon substrate;完整的简单MOS晶体管结构;重要的结构参数:;沟道长度L的计算;沟道宽度W的计算;CMOS集成电路要把NMOS和PMOS两种器件做在一个芯片上,如何实现? 采用做阱的方法解决了需要两种类型衬底的问题;n阱CMOS主要工艺步骤;2、制作n阱 热氧化形成初始氧化层作为阱区注入的掩蔽层。 在氧化层上开出n阱区窗口 注磷在窗口下面形成n阱 退火和阱区推进;3、场区氧化;3、场区局部氧化法 LOCOS工艺具体步骤: 生长薄层SiO2作为缓冲层 淀积氮化硅 刻掉场区的氮化硅和缓冲氧化层 场区注入 热氧化形成场氧化层;鸟嘴问题;4、制作硅栅 具体步骤: 生长SiO2缓冲层 沟道区注入 生长新的栅氧化层 CVD工艺淀积多晶硅 多晶硅掺杂 光刻和刻蚀形成多晶硅栅的图形;5、形成源和漏区;6、形成金属互连线 在整个硅片上淀积氧化层 通过光刻在氧化层上开出引线孔 在整个硅片上淀积金属层,如铝 光刻形成需要的金属互连线图形;;主要的CMOS工艺;P-well;体硅CMOS的闩锁(Latch-up);Latch-up效应等效电路;寄生晶体管Q1、Q2和寄生电阻Rw和Rs构成正反馈回路,使电流循环放大,至到VDD电压和GND之间锁定在(Von+VCES)。;防止闩锁的措施;场区寄生MOS晶体管;CMOS版图设计规则;版图设计规则由生产厂家根据其工艺加工水平制定,给出了三种尺寸限制: 各层图形的最小尺寸即最小线宽 同一层次图形之间的最小间距 不同层次图形之间的对准容差,或叫套刻间距;版图设计规则的两种形式;版图设计规则说明;压点图形 ;违背版图设计规则的影响;0.25um工艺水平的微米设计规则 ;一个n阱CMOS工艺的λ设计规则;一个n阱CMOS工艺的λ设计规则;2.3 深亚微米CMOS工艺;浅沟槽隔离(STI);STI主要步骤;外延双阱工艺;n+、p+两种类型的硅栅;铜互连;铜互连技术特点:;常规互连工艺和镶嵌工艺比较;深亚微米CMOS结构图;Example: Intel 0.25 micron Process;Interconnect Impact on Chip;2.4 SOI CMOS结构和工艺;SOI CMOS结构;SOI MOSFET的性能;形成SOI 硅片的基本工艺(1);形成SOI 硅片的基本工艺(2);形成SOI 硅片的基本工艺(3);形

文档评论(0)

骨干 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档