Xilinx_ISE应用I技巧.ppt

下载文档 降价啦

1
0
约小于1千字
约 33页
2016-07-23 发布于湖北
举报
版权申诉
保障服务

Xilinx_ISE应用I技巧.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第四阶段实验ISP器件的设计与应用;ISP器件的设计与应用I;Xilinx_ISE软件使用与Digilentt Basys2实验系统介绍; 功能要求：利用实验板实现模六十计数，即0-1-2-3-4-…59-0-1…，并在Basys2实验板的AN0与（LD3~LD0）上显示。设计步骤与要求： 1) 计算并说明采用Basys2实验板时钟50MHz实现系统功能的基本原理。 2) 在Xilinx ISE13.1 软件中，编写输入所设计的源程序文件。 3) 对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快得出仿真结果）。 4) 输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit类型文件。 5) 在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。;三、ISP器件的开发流程;四、Xilinx开发板Basys2介绍;1. 新建工程 ;1. 新建工程;1. 新建工程;1. 新建工程;2.创建新的Verilog源;2.创建新的Verilog源;2.创建新的Verilog源;2.创建新的Verilog源;2.创建新的Verilog源;3 编译检错并查看电路;3 编译检错并查看电路;3 编译检错并查看电路;3 编译检错并查看电路;3 编译检错并查看电路;3 编译检错并查看电路;3 编译检错并查看电路;4 设计仿真 ;4 设计仿真 ;4 设计仿真 ;4 设计仿真 ;4 设计仿真 ;4 设计仿真 ;4 设计仿真 ;5 创建约束 ;5 创建约束 ;5 创建约束 ;6 下载设计到实验板