原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电 减法计数器
PAGE
PAGE 13
目录
TOC \o 1-3 \h \z \u HYPERLINK \l _Toc328555024 1 三位二进制同步加法计数器（010,111） PAGEREF _Toc328555024 \h 1
HYPERLINK \l _Toc328555025 1.1课程设计的目的 PAGEREF _Toc328555025 \h 2
HYPERLINK \l _Toc328555026 1.2设计的总体框图 PAGEREF _Toc328555026 \h 2
HYPERLINK \l _Toc328555027 1.3设计过程 2
HYPERLINK \l _Toc328555028 1.4逻辑电路图 4
HYPERLINK \l _Toc328555029 1.5实际电路图 4
HYPERLINK \l _Toc328555030 1.6实验仪器 5
HYPERLINK \l _Toc328555031 1.7实验结论 5
HYPERLINK \l _Toc328555032 2 串行序列信号发生器的设计（检测序列010100） 6
HYPERLINK \l _Toc328555033 2.1课程设计的目的 6
HYPERLINK \l _Toc328555034 2.2设计的总体框图 6
HYPERLINK \l _Toc328555035 2.3设计过程 6
HYPERLINK \l _Toc328555036 2.4 逻辑电路图 8
HYPERLINK \l _Toc328555037 2.5 实际电路图 9
HYPERLINK \l _Toc328555038 2.6实验仪器 9
HYPERLINK \l _Toc328555039 2.7实验结论 9
HYPERLINK \l _Toc328555040 3 十六进制同步加法计数器（用74LS191集成芯片做） 10
HYPERLINK \l _Toc328555041 3.1课程设计的目的 PAGEREF _Toc328555041 \h 10
HYPERLINK \l _Toc328555042 3.2设计的总体框图 PAGEREF _Toc328555042 \h 10
HYPERLINK \l _Toc328555043 3.3设计过程 PAGEREF _Toc328555043 \h 10
HYPERLINK \l _Toc328555044 3.4 74191的状态表 PAGEREF _Toc328555044 \h 10
HYPERLINK \l _Toc328555045 3.5 芯片介绍 PAGEREF _Toc328555045 \h 10
HYPERLINK \l _Toc328555046 3.6 逻辑电路图 11
HYPERLINK \l _Toc328555047 3.7实际电路图 PAGEREF _Toc328555047 \h 11
HYPERLINK \l _Toc328555048 3.8实验仪器 PAGEREF _Toc328555048 \h 12
HYPERLINK \l _Toc328555049 3.9实验结论 PAGEREF _Toc328555049 \h 12
HYPERLINK \l _Toc328555049 3.10参考文献 PAGEREF _Toc328555049 \h 12
1 三位二进制同步加法计数器（010,111）
1.1课程设计的目的
1、了解同步加法计数器工作原理和逻辑功能。
2、掌握计数器电路的分析，设计方法及应用。
3、学会正确使用JK触发器。
1.2设计的总体框图
CP3位二进制同步
加法计数器
Y
1.3设计过程
状态图：
000
001
011
100
101
110
/0
/0
/0
/0
/0
/1
选择的触发器名称:
选用三个CP下降沿触发的边沿JK触发器
输出方程:
Y= Q0n
状态方程：
Qn1Q0n
Q2n
00
01
11
10
0
001
011
100
×××
1
101
110
×××
111 图1.1.1 3位二进制同步加法计数器的次态卡诺图
、
Q1nQ0n
Q2n
00
01
11
10
文档评论（0）