集成电路工艺基础——_06_化学气相淀积答案.pptVIP

Chap 6 CVD ;MSI时代nMOS晶体管的各层膜; 从MSI到LSI时代，芯片的设计和加工相对较为直接，上图给出了制作一个早期nMOS所需的淀积层。图中器件的特征尺寸远大于1μm。如图所示，硅片上各层并不平坦，这将成为VLSI时代所需的多层金属高密度芯片制造的限制因素。 随着特征尺寸越来越小，在当今的高级微芯片加工过程中，需要6层甚至更多的金属来做连接，各金属之间的绝缘就显得非常重要，所以，在芯片制造过程中，淀积可靠的薄膜材料至关重要。薄膜制备是硅片加工中的一个重要工艺步骤。;ULSI硅片上的多层金属化;芯片中的金属层;薄膜特性;化学气相淀积 (Chemical Vapor Deposition) ;化学气相淀积 (Chemical Vapor Deposition) ;CVD相对于PVD,有什么优点？;CVD outline; CVD的薄膜生长原理;薄膜生长过程;边界层理论;Grove模型（1）;Grove模型（2）;（1）F1=hg(Cg─ Cs) （2）F2=ksCs 其中：hg为气相质量输运系数，ks为表面化学反应速率常数 稳定状态： F1=F2=F ∴ Cs=Cg/(1+ks/hg) （1）hg ks时，Cs趋向Cg，淀积速率受表面化学反应控制 （2）ks hg时，Cs趋向0，淀积速率受质量输运速率控制; 结论： （1）淀积速率与Cg（反应剂的浓度）或者Y（反应剂的摩尔百分比）成正比； （2）在Cg或者Y为常数时，薄膜淀积速率将由Ks和hg中较小的一个决定。;Diffusion and Surface control regions; 增加气流速率可以提高淀积速率 当气流速率大到一定程度的时候，淀积速率受表面化学反应速率控制; 升高温度可以提高淀积速率 但随着温度的上升，淀积速率对温度的敏感度不断下降；当温度高过某个值后，淀积速率受质量输运速率控制;CVD outline;CVD Equipment;6.2.1 CVD的气体源; 冒泡法中反应剂浓度控制： 携带气体的流速 源瓶的温度 气体的流速由气体流量控制系统控制 ;6.2.2 质量流量控制系统;6.2.3 CVD反应室的热源;6.2.4 CVD系统的分类;APCVD反应器的结构示意图;APCVD; LPCVD反应器的结构示意图;LPCVD;LPCVD;LPCVD;平行板型PECVD反应器的结构示意图;PECVD;PECVD;CVD的三种方法比较; PECVD 反应温度低，附着性好，良好的阶梯覆盖，良好的电学特性可以与精细图形转移工艺兼容，薄膜应力低，主流工艺。 具备LPCVD的优点 high deposition rate at relatively low temperature Improve film quality and stress control through ion bombardment（炮击，轰击） 表面反应控制淀积速率;CVD outline;多晶硅的优点（ Al的熔点为659℃ ）： 多晶硅与随后的高温热处理工艺有很好的兼容性 与Al栅相比，多晶硅与热生长二氧化硅的接触性能更好 在陡峭的台阶上淀积多晶硅时能够获得很好的保形性 应用： 栅电极 互联引线 导体和电阻（高电阻值） 填充介质隔离技术中的深槽;6.3.1 多晶硅薄膜的性质（物理）;电学特性 多晶硅的电阻率高于单晶硅的电阻率 掺杂原子在热处理过程中易到晶粒间界处，不能有效的贡献自由载流子 例如：As和P；B不会发生这种现象； 晶粒间界处的悬挂键俘获自由载流子,由此降低载流子的浓度 晶粒尺寸大的多晶硅的电阻率低，因为晶粒间界密度小;6.3.2 CVD多晶硅;温度 580 ℃, 非晶态 580 ℃, 多晶 ~625 ℃ 110晶向的晶粒占主导 ~675 ℃ 100晶向的晶粒占主导 更高温度 110晶向的晶粒占主导 压力、温度(P156 图6.14） 温度一定，压力增大，淀积速率增大 压力一定，温度增大，淀积速率增大;多晶硅的掺杂技术 扩散掺杂 在淀积完成之后在较高的温度下进行掺杂 优点：能够在多晶硅薄膜中掺入浓度很高的杂质。同时完成掺杂和退火工艺 缺点：温度较高、薄膜表面粗糙程度增加;多晶硅的掺杂技术 离子注入（最常用） 淀积后的离子注入和退火 优点：可精确控制掺入杂质的数量，适合于不需要太高掺杂浓度的多晶硅薄膜 特点：形成的高掺杂多晶硅电阻率约为扩散形成的电阻率的10倍;多晶硅的掺杂技术 原位掺杂（in-situ) 边淀积边掺杂 简单，但薄膜厚度、掺杂均匀性及淀积速率会随着掺杂气体的加入变得复杂 较少采用;CVD outline;二氧化硅的用途;6.4