第二章 8086 CPU[2-1].ppt

第二章 8086 CPU 引言 8086 CPU的结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作 引言 1、微处理器的结构方面所受的限制 （1）引脚数限制：（出于工艺和成本考虑） 8086： 40脚 80386：132脚 80486：168脚 （2）芯片面积限制 增大芯片面积，成本增加，反而使产品合格率下降，因此不能盲目增大芯片面积。 引言 2、 16位微处理器基本结构具有的特点 （1）引脚功能复用 提高引脚利用率。例如，数据双向传输可由“读/写”信号来控制，决定数据处于输入还是输出状态。 （2）单总线、累加器结构 由于芯片面积限制，使微处理器内部寄存器的数目，数据通路位数受到限制。因此绝大多数微处理器内部采用单总线、累加器为基础的结构。 （3）可控三态电路 采用可控三态电路与总线相连，当微处理器外部总线同时连接多个部件，可避免总线冲突相信号串扰，不工作器件所连的三态电路处于高阻状态。 （4）总线分时复用 地址总线和数据总线使用了相同的引脚，节省引脚但增加操作时间。 引言 3、Intel 8086CPU （1）16位微处理器，双列直插式外型，40个引脚； （2）时钟频率有3种：8086型微处理器为5MHz，8086-2型为8MHz，8086-1型为10MHz； （3）8086CPU有16根数据线和20根地址线，直接寻址空间为220，即220 210KB 1MB； （4）8088CPU内部结构与8086基本相同（内部字长为16位，但对外数据总线只有8根，称为准16位微处理器 。 第二章 8086 CPU 引言 8086 CPU的结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作 §2-1 8086 CPU的内部结构 §2-1 8086 CPU的内部结构 §2-1 8086 CPU的内部结构 1、总线接口部件BIU（Bus Interface Unit） （1）功能 形成访问存储器的物理地址 取指令 指令排队 读/写操作数 总线控制 （2）组成 16位段地址寄存器 16位指令指针寄存器 20位物理地址加法器 6字节指令队列 总线控制逻辑 （3）工作过程 形成访问存储器的20位物理地址 通过总线控制逻辑发出存储器读信号 按给定的地址从存储器中取出指令送入指令队列 §2-1 8086 CPU的内部结构 2、指令执行部件EU（Execution Unit） （1）功能 指令译码 执行指令 （2）组成 算术逻辑运算单元ALU 标志寄存器flags 寄存器组 EU控制器 （3）工作过程 从BIU的指令队列取得指令 指令译码 执行指令 §2-1 8086 CPU的内部结构 二、8086 CPU的工作过程 （1）执行存储器操作 （2）EU从指令队列中取走指令，经指令译码后，向各部件发控制命令，完成执行指令的操作。 （3）当指令队列已满，EU在执行指令，未向BIU申请读/写存储器操作或I/O操作时，BIU处于空闲状态。 （4）执行指令过程中， 如需对存储器或I/O端口进行存取数据的操作，EU会要求BIU去完成相应的总线周期。 如遇到JMP或CALL指令，须将指令队列中的内容作废，按指令中指定的新的转移地址取指令。 （5）ALU完成算术运算、逻辑运算或移位等操作。 8 0 8 6 C P U 的 工 作 过 程 §2-1 8086 CPU的内部结构 二、8086 CPU的工作过程 §2-1 8086 CPU的内部结构 2.1.2 8086 CPU内部寄存器 （1）作用 存放运算过程中所需要的操作数地址、操作数、中间结果 （2）特点 存取速度比存储器快 （3）分类 数据寄存器 地址指针和变址寄存器 段寄存器 指令指针及标志寄存器 §2-1 8086 CPU的内部结构 §2-1 8086 CPU的内部结构 1、数据寄存器 AX，BX，CX，DX （16位） AH，AL，BH，BL，CH，CL，DH，DL（8位） 习惯用法： AX：累加器。一般用来存放参加运算的数据和结果。 在乘/除法运算、I/O操作、BCD数运算中有不可替代的作用。 BX：基址寄存器或基地址指针。用来存放偏移地址。 CX：计数寄存器。在串操作和循环指令中作计数用。 DX：数据寄存器。用于I/O 端口操作、字乘/除法。 §2-1 8086 CPU的内部结构 2、地址指针和变址寄存器 用途：存放某一段内地址偏移量，以形成操作数地址。主要在堆栈操作和变址运算中使用。 SI（Source Index） 指向数据段寄存器DS中的数据指针、串操作的源指针。 DI（Destination Index） 指向扩展数据段寄存器E