组合逻辑设计实践第二部分答题.ppt

下载文档 降价啦

12
0
约小于1千字
约 44页
2016-07-27 发布于湖北
举报
版权申诉
保障服务

组合逻辑设计实践第二部分答题.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

第5章组合逻辑设计实践(二);5.6 三态器件;A B C;EN1;A1 A8;A1;5.7 多路复用器（multiplexer）;EN_L C B A Y Y_L;输入 G_L S;1G_L 2G_L B A 1Y 2Y;扩展多路复用器;扩展多路复用器;D0 D1 D2 D3;用数据选择器设计组合逻辑电路;设计七段显示译码器;七段显示译码器的真值表;YZ;多路分配器（demultiplexer）;EN;利用带使能端的二进制译码器作为多路分配器;5.8 奇偶校验电路;回顾异或、同或运算;I1 I2 I3 I4 IN;9位奇偶校验发生器74x280（P291 图5－75）;奇偶校验的应用;5.9 比较器（comparator）;DIFF;迭代比较电路;EQ_L;多位数值比较器;74x85;比较器的串行扩展;P0;3片74x682构成24位比较器;5.10 加法器;5.10 加法器;串行进位加法器;X Y CI CO S;迭代电路（iterative circuit）;一位全加器：S = X ? Y ? Ci ;并行进位加法器;MSI算术逻辑单元;S1 S0 Y;第五章作业