数电 第7章 半导体存储器和可编程逻辑器件预案.ppt

第7章 半导体存储器和可编程逻辑器件;（2）微处理器;半导体存储器是现代数字系统特别是计算机中的重要组成部分之一。 它用于存放二进制信息，每一片存储芯片包含大量的存储单元，每一个存储单元由唯一的地址代码加以区分。;（4）专用集成电路（ASIC） （Application Specific Integrated Circuit）;ASIC分类： ASIC属用户定制电路。（Custom Design IC).包括全定制和半定制两种。; 在硅片上预先做好大量相同的基本单元电路，并把它整齐地排成阵列，这种半成品芯片称为母片。母片可由厂家大批量生产。;㈡ 可编程逻辑器件(PLD) (Programmable Logic Device);2. PLD器件的连接表示方法;（2）门电路表示法;A;（3） 阵列图;7.2 半导体存储器;1. 半导体存储器的分类;（2）按制造工艺分类;2. 半导体存储器的主要技术指标;7.2.2 只读存储器(ROM);1. 固定 ROM;地址译码器为二进制译码器,即全译码结构.(地址线为n根,译码器输出为2n根字线,说明存储阵列中有2n个存储单元);（2）一个二极管ROM的例子;1;① W0~W3为地址译码器的输出 Wi=mi (mi为地址码组成 的最小项）;③ 将地址输入和Fi之间的关系填入真值表得：;④ 阵列图;2.可编程ROM;位线;（2）光可擦除可编程ROM （EPROM）;层叠栅存储单元 ;叠层栅MOS管剖面示意图 ;1 信息： 出厂时所有存储单元的浮栅均无电荷，可认为全部存储了1 信息。;栅极加+5V电压，该SIMOS管不导通，只能读出所存储的内容，不能写入信息。;一个EPROM芯片：Intel 2716;工作方式;（3）电可擦除可编程ROM （E2PROM）;E2PROM存储单元 ;Flotox管剖面示意图 ;1 状态： 令Wi=1、Yj=0，则T2导通，T1漏极D1接近0电平，然后在擦写栅G1加上21V正脉冲，就可以在浮栅与漏极区之间的极薄绝缘层内出现隧道，通过隧道效应，使电子注入浮栅。;信息读出 ;擦写栅和待擦除单元的字线上加21V的正脉冲，漏极接低电平，即可使存储单元回到写入0前的状态，完成擦除操作。 ;（4）快闪只读存储器（Flash Memory）;快闪存储器存储单元 ;叠栅MOS管剖面示意图 ;1 状态： 浮栅未注入电子，相当于存储1。;读出1： 反之，若浮栅上有注入电子，叠栅MOS管截止，位线输出高电平。;信息擦除;3.PROM的应用;F1(A,B,C)=Σm(1,5,6,7);1;2) 存放数据表和函数表:例如三角函数、对数、乘 法等表格。;7.2.3 随机存取存储器(RAM);1. RAM的结构;EN;2. RAM的存储单元;Xi;（2）DRAM基本存储单元;电路结构（以单管动态存储单元为例）;特点： 1）当不读信息时，电荷在电容CS上的保 存时间约为数毫秒到数百毫秒； ;结论：1）需加刷新电路；;3. RAM容量的扩展;（2）RAM的字扩展;7.3 可编程逻辑器件(PLD);PLD的特点;1. PLD的分类 ;可擦除的可编程逻辑器件 （Erasable Programmable Logic Array，简称EPLD） 复杂的可编程逻辑器件 （Complex Programmable Logic Array，简称CPLD） 现场可编程门阵列 （Field Programmable Gate Array，简称FPGA）;2. PLD的基本结构 ; 根据与、或阵列的可编程性，PLD分为三种基本结构。;3）或阵列固定，与阵列可编程型结构;（2）查找表（Look-Up-Table,LUT）结构 ;7.3.2 可编程阵列逻辑(PAL);1. PAL的输出结构;② 可编程I/O结构;① 寄存器输出结构;②带异或门的寄存器输出结构;③ 算术运算反馈结构;≥1;PAL的结构代码;请用PAL16L8实现2×2乘法器（输入A1A0和B1B0分别为两位二进制数，输出为结果F3F2F1F0）。;≥1;3. PAL器件的性能特点;㈥具有加密功能，有利于系统保密；;7.3.3 通用阵列逻辑(GAL);OLMC;OLMC 结构;AC0、AC1(n)及XOR(n)均为GAL器件片内控制字中的结构控制位。结构控制字共有82位，不同的控制内容，可使OLMC被配置成不同的功能组态。;7.3.4 复杂的可编程逻辑器件（CPLD） ; ispLSI1032器件结构 ;ispLSI1032的逻辑功能划分框图 ;2. 全局布线区（GRP） ;GLB的电路结构图 ;GLB结构形式与GAL类似，做了