欧阳星明第二版数字逻辑课件_第4章.pptVIP

组 合 逻 辑 电 路 ;本章知识要点: 　　? 组合逻辑电路分析和设计的基本方法; 　　? 组合逻辑电路设计中的几个实际问题; 　　? 组合逻辑电路中的竞争与险象问题。;4. 1 基 本 概 念;三、描述; 4. 2 组合逻辑电路分析;二、 分析举例; ② 化简输出函数表达式 用代数法对输出函数F的表达式 化简如下：;　④ 功能评述 　　由真值表可知，该电路具有检查输入信号取值是否一致 的逻辑功能，一旦输出为1，则表明输入不一致。通常称该 电路为“不一致电路”。  　　由分析可知，该电路的设计方案并不是最简的。根据化 简后的输出函数表达式，可采用异或门和或门画出实现给定 功能的逻辑电路图如下图所示。;　　根据问题要求完成的逻辑功能，求出在特定条件下实现给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。　　; 设计的一般??程： 1. 建立给定问题的逻辑描述  这一步的关键是弄清楚电路的输入和输出，建立输入和输出之间的逻辑关系，得到描述给定问题的逻辑表达式。求逻辑表达式有两种常用方法，即真值表法和分析法。 2. 求出逻辑函数的最简表达式  为了使逻辑电路中包含的逻辑门最少且连线最少，要对逻辑表达式进行化简，求出描述设计问题的最简表达式 。 3. 选择逻辑门类型并将逻辑函数变换成相应形式  根据简化后的逻辑表达式及问题的具体要求，选择合适的逻辑门，并将逻辑表达式变换成与所选逻辑门对应的形式。 4. 画出逻辑电路图  根据实际问题的难易程度和设计者熟练程度，有时可跳过其中的某些步骤。设计过程可视具体情况灵活掌握。;4.3.2 设计举例 ; ① 建立给定问题的逻辑描述 假定采用 “真值表法”，可作出真值表如下表所示。 ;② 求出逻辑函数的最简表达式 作出函数F(A,B,C) = ∑m (3,5,6,7)的卡诺图如下图所示。;　　④ 画出逻辑电路图 　　由函数的“与非-与非”表达式，可画出实现给定功能的逻辑电路图如下图所示。;　　在某些实际问题中，常常由于输入变量之间存在的相互制约或问题的某种特殊限定等，使得逻辑函数与输入变量的某些取值组合无关，通常把这类问题称为与包含无关条件的逻辑问题；描述这类问题的逻辑函数称为包含无关条件的逻辑函数。;　　当采用“最小项之和”表达式描述一个包含无关条件的逻 辑问题时，函数表达式中是否包含无关项，以及对无关项是 令其值为1还是为0，并不影响函数的实际逻辑功能。 　　注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！;　　解　设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。　　因为按照余3码的编码规则，ABCD的取值组合不允许为0000、0001、0010、1101、1110、1111，故该问题为包含无关条件的逻辑问题，与上述6种取值组合对应的最小项为无关项，即在这些取值组合下输出函数F的值可以随意指定为1或者为0，通常记为“d”。;根据分析，可建立描述该问题的真值表如下表所示。 ; ? 若不考虑无关项，则函数F的卡诺图如下图所示。; ? 若考虑无关项，则函数F的卡诺图下图所示。;　　假定采用与非门组成实现给定逻辑功能的电路，可将F的最简表达式变换成“与非-与非”表达式：;二 、多输出函数的组合逻辑电路设计;　　 解 全加器：能对两个1位二进制数及来自低位的“进位” 进行相加，产生本位“和”及向高位“进位”的逻辑电路。　　全加器可用于实现两个n位数相加。;　　设：被加数、加数及来自低位的“进位”分别用变量Ai、Bi及Ci-1表示，相加产生的“和”及“进位”用Si和Ci表示。 　　根据二进制加法运算法则可列出全加器的真值表如下表 所示。;　　假定采用卡诺图化简上述函数，则可作出相应卡诺图如下图所示。;　　当采用异或门和与非门构成实现给定功能的电路时，可分别对表达式作如下变换：;　　当按多输出函数组合电路进行设计时，可对函数Ci作如下变换：;　　经变换后，组成电路时可令其共享同一个异或门，从而使整体得到进一步简化，其逻辑电路图如下图所示。;三 、 无反变量提供的组合逻辑电路设计;　　相应逻辑电路如右图所示。;如果对函数F的表达式作如下整理 ，即;　　由于信号经过任何逻辑门和导线都会产生时间延迟，所以电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。　　;　　竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。 　　竟争