第十章_卷积码研究.pptVIP

第十章 卷积码;内容提要: 差错控制系统中使用的纠错码，除前面已学过的分组码之外，还广泛使用着卷积码。本章首先介绍卷积码的基本概念，重点论述卷积码的定义及其矩阵描述。在此基础上，介绍一种目前被广泛应用的概率译码算法：维特比（Viterbi）译码算法。 ;本章重点： 1.卷积码的基本概念； 2.维特比译码算法。;10.1 卷积码的基本概念 ;10.1.1 卷积码概述 ;图10.1给出了一个二进制卷积码的编码器例子。 ; 在编码器输出端，由旋转开关实现并／串转换显然，cj中的校验元pj，1和pj，2不仅与mj有关，同时还与mj－1和mj－2有关，即与此前m＝2个子码中的信息元有关。称m为编码存贮，表示信息组在编码器中的存贮周期（时钟周期）。;综上所述，一个（n，k，m）卷积码具有以下重要参数：;10.1.2 卷积码的矩阵描述 ;令输出的码序列c＝[m0 p0,1 p0,2 m1 p1,1 p1,2 m2 p2,1 p2,2 m3 p3,1 p3,2 m4 p4,1 p4,2 …] 表示成矩阵形式：;即 c＝mG?;（3）现在，G?可表为 上式中D是延时算子，表示一个时钟周期的延迟。; 把以上对（3，1，2）卷积码的矩阵描述推广到一般。对于任意一个（n，k，m）卷积码，其生成矩阵G? 是一个半无限矩阵：;下面举一个（3，2，1）卷积码的例子： 由n＝3，k＝2，m＝1，可知该码的基本生成矩阵g?形式如下 g?＝[g0 g1 0 … ]; 当已知卷积码的生成矩阵G? 时，作c＝mG?运算即可实现编码。 如输入信息序列为m＝（1011010100…）时，求（3，1，2）卷积码的输出码字序列为;10.2 卷积码的概率译码 ; 以（3，1，2）卷积码为例。它有四种可能的状态（D0D1）：00，01，10和11，分别用S0，S1，S2和S3表示。编码器的工作过程可以通过各移存器的状态转移情况来描述，这就是如图10.2所示的状态转移图，简称状态图。 ; 状态图只反映了各状态之间的转移关系，却不能表示出状态转移与时间的关系。为了表示状态转移与时间的关系，我们以时间为横坐标轴，以状态为纵坐标轴，将一个平面划分成网格状，得到了网格图表示。在网格图中，以时钟周期作为时间的计量单位，称为节点，用L表示，即在一个节点时间内完成卷积码编码器一个信息组的输入???相应子码的输出。;10.2.2 极大似然译码 ;对式(10－4)两边取对数得 (10－5) 式中：当yj ≠cj 时，p(yj︱cj) 就是BSC信道的误码率pe。;在维特比译码中，码序列C的似然函数log p(Y︱C)称为C的路径度量，以M(Y︱C)表示。而log p(yi︱ci)和log p(yj︱cj)分别称为分支度量和码元度量，分别以M(yi︱ci)和M(yj︱cj)表示。由此可得 (10－7) ;10.2.3 维特比译码算法;用维特比算法译码的具体步骤如下：;【例10.1】若输入至图10.1所示（3，1，2）卷积码编码器的信息序列M ＝（1011100），编码器输出的码序列C＝（111 010 110 101 100 011 001），通过BSC信道传输后，送入译码器的接收序列Y＝（101 010 110 101 111 011 001），包含有三个错误。利用维特比译码算法求译码器输出的估值信息序列 和估值码序列 。 ;首先，图示出了经过前m＝2个时刻，共产生2km＝4条路径，分别对应S0、S1、S2和S3等4个状态的情况。;图10.5 l＝3时（3，1，2）卷积码的网格图 ;用同样的方法可以得到l＝4和l＝5时的网格图 :;译码的最后m＝2个时刻，即第6，7两个节点，是用来使网格图最终返回到S0状态的。;图10.8 l＝6时（3，1，2）卷积码的网格图 ;图10.9 l＝7时???3，1，2）卷积码的网格图 ;关于维特比译码的全过程可以看到：;卷积码是纠错码中又一个大类。由于卷积码利用了各信息组之间的相关性，它的性能一般要优于分组码。尽管对卷积码的理论研究尚不够成熟，它仍然是一类很有前途的纠错码。本章的主要内容有：; （4）维特比译码算法：维特比译码算法是一种最大似然译码算法，维特比译码算法的步骤，维特比译码算法的特点。;