数电第六章B2010.pptVIP

U01 ,U02与模7计数状态的关系 QC QB QA U01 U02 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 U i U 01 U 02 (1) U01= QC+QB+QAUi (2)U02用8选1数选器实现 U02=[QCQBQA]T 实现电路逻辑图 (1)U01= QC+QB+QAUi (2)U02用8选1数选器实现 U02=[QCQBQA]T x z x z 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 3. 序列码检测 实现逻辑框图 Z(检测标志) 检测组合电路 Q 1 Q 2 Q n SR ( S L ) n位移位寄存器 CP ... 序列码输入 x 例:设计一个序列码检测电路,输入序列与 输出的关系为: 设计考虑 (1)可重叠的1101序列检测; (2)需要3位移位寄存器存前3位110; (4)用74194实现逻辑电路。 (3)检测标志的表达式：Z=Q2Q1Q0X x z x z 0 1 1 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 如何考虑设计不可重叠的序列检测 注意：检测到序列后要修改移位寄存 器的内容为第一位的反(非)。 可重叠 不可重叠 时序电路的分析步骤: 逻辑电路 输出方程 激励方程 状态表 状态方程 描述功能 时序图 状态图 7.4 以MSI为核心的同步时序电路分析 例：分析同步时序电路。 LD=QB P=T=1 A=0 B=1 C=QC D=QD 写表达式: Q C Q B Q A LD Q D 操作 列状态转移表 LD=QB P=T=1 D=QD C=QC B=1 A=0 0 0 1 0 1 计 0 0 1 1 1 计 0 1 0 0 0 置 0 1 1 0 1 计 0 1 1 1 1 计 1 0 0 0 0 置 1 0 1 0 1 计 1 0 1 1 1 计 1 1 0 0 0 置 1 1 1 0 1 计 1 1 1 1 1 计 0 0 0 0 0 置 功能：模M=12计数器 例：分析如图所示逻辑电路, 指出计数器的模值。 计数器的计数终值： （1111）2=1510 计数器模值M=终值-初值+1 X=1 初值=0101 M=1111-0101+1=1110 计数器的计数初值： D=0 C=X B=X A=1 X=0 初值=0011 M=1111-0011+1=1310 分析过程: 例：分析如图所示逻辑电路。 SL=[Q1Q2Q3][D0D1D2D3D4D5D6D7]T =[Q1Q2Q3][1 X X 1 1 X X 0]T 开始时：S1=1 S0=1 置数: Q1Q2Q3=111 开始后：S1=1 S0=0 左移 Z=Q3 功能分析： 该电路为可控序列码发生器， 列状态表 SL=[Q1Q2Q3][1 X X 1 1 X X 0]T 当X=1时，产生1010011序列。 当X=0时，产生1001011序列， Z=Q3 Q 1 Q 2 Q 3 S L X Z 0 1 1 1 D7=0 1 0 1 1 0 D6=X=0 0 0 1 0 0 D4=1 0 0 0 0 1 D1=X=0 1 0 0 1 1 D3=1 1 1 1 1 1 D7=0 1 1 1 0 0 D4=1 0 1 1 1 0 D6=X=1 0 1 0 0 1 1 D1=X=1 1 0 1 1 1 D3=1 0 0 1 0 D2=X=1 0 0 1 0 1 D5=X=1 1 1 1 0 1 D5=X=0 1 1 0 1 0 D2=X=0 0 * 2.四位双向移位寄存器74194 74194逻辑符号 D0～D3：并行数码输入端。 Cr： 异步清0端，低电平有效。 SR、SL： 右移、左移串行数码输入端。 S1、S0： 工作方式控制端。 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0 S 1 D 1 D 2 D 3 S R 74194功能表 74194 Q 0 Q 1 Q 2 Q 3 C r S L S 0 CP D 0