现代数字系统设计理论与技术 -修改.ppt

* 乘法器 a b start M done 8 4 4 clk 例题 4位乘法器的设计 设计一个如下图所示的4位乘法器，图中： a、b为两个4位操作数输入； start为乘法器的启动信号； clk为时钟信号； M 为8位乘法结果； done为乘法运算结束信号。 * 根据二进制乘法的运算规则，运算过程为： M = b0×a×20 + b1×a×21 + b2×a×22 + b3×a×23 若a=1011，b=1101，则运算过程和运算结果是： 1 0 1 1 ----------a 被乘数 × 1 1 0 1 ----------b 乘数 1 0 1 1 0 0 0 0 1 0 1 1 + 1 0 1 1 1 0 0 0 1 1 1 1 ------------M 1. 功能确定： ---------- b0×a×20 0 ---------- b1×a×21 (左移1位) 0 0 ---------- b2×a×22 (左移2位) 0 0 0 ---------- b3×a×23 (左移3位) 2. 算法设计： * 对4位乘法器电路行为描述如下： 根据上述描述，4位乘法器的算法是采用将被乘数向左移位，并与乘数逐位相乘求得位积，然后与部分积累加求和的运算过程，经过4次迭代 后获得乘法结果。 其算法流程图 描述如下图所示： i=0，M=0 M←a×bi + M a 左移1位 i ← i+1 开始 结束 yes no i = 3？ * 根据算法流程图可知其具体实现 应包括： 1. 将被乘数的高位补0扩展成8位。 2. 从最低位开始依次选择乘数位与被乘数进行乘运算求得位积；向左移位:从次低位开始，在求位积前将被乘数依次左移1位；与部分积累加。被乘数移位时，其低端均移入0。 3. 经4次迭代后，乘法运算结束。 i=0，M=0 M←a×bi + M a 左移1位 i ← i+1 开始 结束 yes no i = 3？ * 4位乘法器的逻辑框图 控 制 器 计数 器M=4 Q1 Q0 MUX b0 b1 b2 b3 0 1 2 3 Y A1 A0 RM ADD AND SLA 0 0 0 0 a3 a2 a1 a0 8 8 8 8 8 M CP Cr cnt=3 CM CA start done CLK 3. 电路结构的选择 * Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 D7 D6 D5 D4 D3 D2 D1 D0 S0 S1 Sl D0 D1 D2 D3 S0 S1 Sl D0 D1 D2 D3 控制单元 P T Cr 74LS161 LD Q1 Q2 A0 A1 D0 D1 Y1 D2 D3 D0 D2 Y2 D2 D3 CP CON=3 M CP1 Cr CP1 74LS153 74LS00 1 1 1 Cr Cr CP2 C0 74LS273 2X74LS83 2X74LS00 2X74LS194 a3a2a1a0 0 0 0 0 B0 B1 B2 B3 1 0 0 0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 4. 电路实现 乘法器数据处理单元逻辑电路图 * 高速并行乘法器的算法设计和电路结构 在上述乘法器的设计过程中，电路结构是一个时序结构 的电路，运算 是通过左移操作一位一位地进行的，不适合高速运算 。若设想左移操作不是通过移位寄存器在时钟信号驱动下进行，而是硬件直接连接而成 ，则运算速度可以大大提高。根据这一思路，设计出一个高速并行运算 乘法器，输入为两个带符号位的4位二进制数。其电路结构如图3-11所示。 * Σ3 Σ2 Σ1 Σ0 M0 CO 加 法 器 CI Σ3 Σ2 Σ1 Σ0 M1 CO 加 法 器 CI Σ3 Σ2 Σ1 Σ0 M2 CO 加 法 器 CI Σ3 Σ2 Σ1 Σ0 M7