触发器计数器及其应用实验.docVIP

实验18 触发器、计数器及其应用 一、 实验目的 1. 掌握集成J-K触发器和D触发器的逻辑功能，学习用触发器组成计数器。 2. 掌握集成计数器74LS290的逻辑功能和使用方法。 3. 学习中规模集成显示译码器和数码显示器配套使用的方法。 二、 实验原理 1．触发器 常见的集成触发器有D触发器和JK触发器，根据电路结构，触发器受时钟脉冲触发的方式有维持阻塞型和主从型。维持阻塞型又称边沿触发方式，触发状态的转换发生在时钟脉冲的上升或下降沿。而主从型触发方式状态的转换分两个阶段，在CP=1期间完成数据存入，在CP从1变为0时完成状态转换。 ① JK触发器：在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚如图4.18.1所示。 图4.18.1 74LS112双JK触发器外引线排列 JK触发器的状态方程为： J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。后沿触发JK触发器的功能如表4.18.1所示。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 表4.18.1 74LS112双JK触发器逻辑功能表 输 入 输 出 CP J K 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × 不定 不定 1 1 ↓ 0 0 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 ② D触发器：在输入信号为单端的情况下，常使用D触发器。其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来时D端的状态。本实验采用74LS74双D触发器，它是上升边沿触发的D触发器。引脚如图4.18.2所示。 图4.18.2 74LS74双D触发器外引线排列 表4.18.2 74LS74双D触发器逻辑功能表 输 入 输 出 CP D 0 1 × × 1 0 1 0 × × 0 1 0 0 × × 不定 不定 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 D触发器的状态方程为： D触发器的应用很广，可用作数字信号的寄存、移位寄存、分频和波形发生等。 2．计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数体制的不同，分为二进制计数器，十进制计数器和任意进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数电路。使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 图4.18.3所示为二—五—十进制异步计数器74LS290的外引线排列。 图4.18.3 计数器74LS290的外引线排列 74LS290其内部是由四个下降沿触发的J-K触发器组成的两个独立计数器。一个是二进制计数器，CP0为时钟脉冲输入端，Q0为输出端；另一个是异步五进制计数器，CP1为时钟脉冲输入端，Q3 Q2 Q1为输出端。R0A、R0B称为异步复位（清零）端，S9A、S9B称异步置9端。其功能如表4.18.3所示。 表4.18.3 74LS290异步计数器逻辑功能表 输 入 输 出 复 位 端 置 9 端 Q3 Q2 Q1 Q0 R0A R0B S9A S9B 1 1 0 × 0 0 0 0 1 1 × 0 0 0 0 0 × × 1 1 1 0 0 1 0 × 0 × 计 数 × 0 × 0 0 × × 0 × 0 0 × 3．译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示还用于数据分配、存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 （1） 七段发光二极管（LED）数码管是目前最常用的数字显示器，图4.18.4为共阴管和共阳管的电路以及共阳LED七段数码管外引线排列。 (a) (b) 图4.18.4 共阴管和共阳管的电路以及共阳LED七段数码管外引线排列 (a) 共阴管和共阳管的电路 (b) 共阳LED七段数码管外引线排列 一个LED数码管可用来显示一位0—9十进制数和一个小数点。小型数码管（0.5吋和0.36吋）每段