dspkechengsheji.docxVIP

一、系统设计要求及其应用设计要求：实现对信号频率在1MHz以下的模拟信号的采样，并分析信号，对信号进行数字滤波后，滤波后信号从数模转换器输出。 该系统属于中速数据采集，使用TI公司的 TMS320C5409型号DSP 作为核心处理器，实现读取 AD 转换器的数据，对数字信号处理后，从 DA 转换器输出信号。由于是中速采样，DSP 可以直接对AD、DA控制，不需要增加中间单元。二、系统硬件设计 系统的基本框图由AD、DA、DSP 以及 Flash接口组成，如图1。图 1 硬件结构框图 系统由AD转换器、DA 转换器、DSP 以及相应的电源转换电路、Flash程序保存单元等组成。本案例AD 转换器选择TI公司的TLV1571、DA 转换器选择TI公司的TLC7528、DSP选择TI公司的TMS320C5409、Flash选择 SST29LE010、电源转换选择双电源方案。下面详细介绍软硬件设计方法。 DSP芯片介绍：TMS320VC5409是TI公司生产的从属于TMS320C54x系列的一个工作灵活、高速、具有较高性价比、低功耗的16位定点通用DSP芯片。其主要特点包括：采用改进的哈佛结构，1条程序总线（PB），3条数据总线（CB、DB、EB）和4条地址总线（PAB，CAB，DAB，EAB），带有专用硬件逻辑CPU，片内存储器，片内外围专用的指令集，专用的汇编语言工具等。TMS320VC5402含4K字节的片内ROM和16K字节的双存取RAM，1个HPI（Host Port Interface）接口，2个多通道缓冲单口MCBSP（Multi-Channel Buffered Serial Port），单周期指令执行时间10ns，双电源（1.8V和3.3V）供电，带有符合IEEE1149.1标准的JTAG边界扫描仿真逻辑。1、 TLV1571 的硬件设计TLV1571的时钟源有内部时钟和外部时钟两种方式。TLV1571 的时钟信号可以由 CLK从外部引入，也可以由 TLV1571 的内部时钟产生。和一般AD转换器不同，TLV1571外部时钟信号必须经过TLV1571 内部 MUX 时钟电路来提供给各个通道。由于 TLV1571 内部本身也带有时钟，因此 TLV1571 对各种时钟信号都兼容，这些时钟信号包括正弦波或者方波、TTL电平或者CMOS 电平。外部模拟信号从TLV1571的AIN引脚输入，信号到达TLV1571 的中心单元（10bit触发式 AD），将模拟信号转换为数字信号，同时 TLV1571 内部的输入寄存器和逻辑控制单元控制信号转变的方式，数字信号经过逻辑校验单元到达三态数据输出寄存器输出。此外，TLV1571 提供外部数据输出中断信号 INT 引脚，该引脚信号连接到 DSP 的中断信号，DSP收到中断信号就可以读取数据总线，获得采样信号。 TLV1571的引脚分布如图3.3所示。其中CS 是片选信号，用于选通芯片；RD 是读信号，即 DSP 每读取一个数据通过该引脚通知 TLV1571，TLV1571 从而开始下一次采样；WR是写信号，对 TLV1571 初始化寄存器，通过该引脚通知 TLV1571，TLV1571 从而将数据总线的数据写入到其内部寄存器；REFP 是高电平参考电压，一般直接连接到 VCC；REFM 是低电平参考电压，一般直接连接到地。TLV1571 的控制寄存器用于配置采样控制。TLV1571 有两个控制寄存器 CR0 和 CR1，它们都必须由用户配置。通过配置控制寄存器，TLV1571 可以选择不同的工作方式。数据总线的D9和D8引脚，也就是A1和A0 引脚，用于区分当前配置哪一个寄存器，00表示配置CR0寄存器，01表示配置CR1寄存器，10和11无效；数据总线其余的 8bit用于配置控制寄存器。TLV1571收到写信号脉冲信号后，就会将数据总线的值写入相应的控制寄存器。 TLV1571 内置有 10MHz 的振荡器，通过设置 CR1 寄存器的 D6 位，可使内部振荡器的速度提高1倍。如果D6=0，内部振荡器的速度不变；如果D6=1，内部振荡器的速度提高到20MHz。通过设置CR1寄存器的D3位，可以设置 TLV1571 数字信号输出格式。如果 D3=0，输出数据格式是直接二进制格式；如果D3=1，输出数据格式是二进制的补码格式。 TLV1571的启动方式由CR0寄存器的D7 位决定，下表给出了TLV1571转换启动方式的说明。方式启动方式说明单通道输入CR0.D3=0CR1.D7=0硬件启动CR0.D7=0·CSTART下降沿启动采样 ·CSTART上升沿启动转换 ·INT方式时，每次转换后产生一个INT脉冲 ·EOC 方式时，转换开始时 EOC 将由高电平变至低电平，转换结束时返回高电平软件