2014数字逻辑复习题详解.docVIP

一、选择题 1．组合逻辑电路通常由（ ）成。 A．门电路； B．触发器； C．计数器；D．寄存器。 2．9的8421BCD码是（ ）。 A．1011； B．1010； C．1100； D．1001。 3．逻辑函数的表示方法中具有唯一性的是（ A ）。 A.真值表； B.表达式； C.逻辑图； D.VHDL语言。 4．变量ABCDE取值为10011时，某最小项的值为1，则此最小项是（ ）。 A.； B. ； C. ； D. 。 5．下面器件中，（ ）是易失性存储器。 A. FLASH； B.EPROM； C.DRAM； D.PROM。 6．一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲后的值是（ ）。 A． 1100； B．0100； C．1101； D．0101。 7．能实现从多个输入端中选出一路作为输出的电路称为（ ）。 A.触发器； B.计数器； C.数据选择器； D.译码器。 ．下面器件中，（ ）是非易失性存储器。 A. RAM； B.EPROM； C.DRAM； D.SRAM。 下列电路中，不属于组合逻辑电路的是（）。 A．编码器； B．译码器； C．数据选择器； D．计数器。 1．十进制数1997的十六进制数是（）。 A. 7CD； B. 8CE； C.9AB； D.747。 1．实现一个十进制的可逆计数器，至少需要（）个触发器。 A.3； B. 4； C. 5； D.6。 1．十六路数据选择器的地址输入端有（）个。 A.16个； B.2个； C.4个； D.8个。 1．K×8位芯片，地址线数据线（）条 A．； B．16； C．1； D．1。 1．某RAM的地址线为1位， 数据线为8位，则存储容量为（）。 A.； B.； C. 4； D. 2 1．JK触发器在CP脉冲作用下，欲使，则输入信号应为（）。 A．； B．，； C．，； D．，。 ．八进制数(573.7)8的十六进制数是（）。 A.(17C.7)16； B.( 17C.E)16； C.(17B.7)16； D.(17B.E)16。 ．用2K×8的芯片，构成4K×32的存储器需要（）片。 A. 4； B. 8； C. 16 ； D. 。 ．用n个触发器构成的计数器，可得到的最大计数模为（）。 A.n； B.2n； C.2n ； D. 2n+1 。 ．用四选一数据选择器实现函数Y=B，应使（）。 A.D0=D2=0，D1=D3=1； B. D0=D2=1，D1=D3=0； C.D0=D1=0，D2=D3=1； D. D0=D1=1，D2=D3=0。 2下列门电路中，功耗最小的是（）。 A.NMOS； B.CMOS； C.TTL； D.ECL。 1．余3码属于有权码。（）格雷码属于有权码。（） ．一个四输入与非门，使其输出为0的输入变量取值组合有1种。（）一个四输入非门，使其输出为的输入变量取值组合有1种。（）．异步时序电路没有统一的时钟脉冲控制。（）同步时序电路没有统一的时钟脉冲控制。（） ．最小项ABCD的相邻最小项共有16个。（） ．EPROM芯片每次读出后，存储器内容会发生变化。（） ．组合逻辑电路由计数器组合而成的电路。（） ．全加器属于时序电路。（） 1．DRAM芯片每次读出后，存储器内容会发生变化。（） ．EEPROM存储器内容会发生变化。（ ） CMOS 逻辑门电路可以直连TTL负载（√） 14．TTL 逻辑门电路不可以直连74HC系列的CMOS负载 （√） 15．TTL 逻辑门电路可以直连74HCT 系列的CMOS负载（√） 16．普通门电路的输出端不能直接相连。（√） 17．OD门的输出端可以直接相连。（√） 19．三态门的输出端可以直接相连。（√） 20．与门多余端应接电源。（√） 21．或门多余端应接地。（√） 三、填空题4个阶段 2．按照芯片的集成度不同，集成电路可分为：小规模（SSI）、中规模（MSI）、大规模（LSI）、超大规模（VLSI）和甚大规模（ULSI） 3．采用5V电源的CMOS器件的高电平范围为 3.5 ~ -5V，低电平范围为： 0 ~ 1.5 V。 4．采用5V电源的TTL器件的高电平范围为 2 ~ 5 V，低电平范围为： 0 ~ 0.8 V。 5．串行通信中每秒传送的数据位数称为 数据率（或波特率）。 6．逻辑代数中有三条基本的规则，分别是：代入规则、反演规则和对偶规则 7．使用代数法化简逻辑函数时，常采用 并项法（利用A +=1）、吸收法（A+AB=A）