单片机-第二章MCS51单片机结构及原理.pptVIP

第2章 MCS-51单片机的结构及原理 【项目应用】 解： MCS-51的内部结构 MCS-51的内部结构说明 例：CPU计算“（1+2）×3” CPU的工作原理示意图 CPU执行指令过程 80C51的低功耗方式 8051掉电保护方式实际上就是低功耗方式。 CHMOS的80C5I却有两种低功耗方式， 即待机方式和掉电保护方式。 待机方式和掉电方式都是由专用寄存器PCON (电源控制寄存器) 来控制的。 1、 待机方式： 待机方式——振荡器仍然运行。并向中断逻辑、串行口和定时器/计数器电路提供时钟，CPU不能工作，与CPU有关的如SP、PC、PSW、ACC以及全部通用寄存器也都被“冻结”在原状态。 中断方法退出待机方式。中断的同时，PCON.0被硬件自动清0，单片机就退出待机方式而进入正常工作方式。其实在中断服务程序只需中安排一条RETI指令，就可以使单片机恢复正常工作后返回断点继续执行程序。 2、掉电保护方式： PCON的PD位控制单片机进入掉电保护方式。因此对于象80C51这样的单片机。在检测到电源故障时，除进行信息保护外、还应把PCON.1位置“1”，使之进入掉电保护方式。此时单片机一切工作都停止，只有内部RAM单元的内容被保存。 80C51单片机除进入掉电保护方式的方法与8051不同之外，还有备用电源由VCC端引入的特点。VCC正常后，硬件复位信号维持10ms即能使单片机退出掉电方式。 单步执行： 单步执行是借助单片机的外部中断功能来实现的。 1、建立单步执行的外部控制电路，以按键产生脉冲作为外部中断0的中断请求信号，经 INT0端输入。电路按一次键产生一个正脉冲。此外还需要在初始化程序中定义预INT0低电平有效。 2 、编写外部中断0的中断服务程序。 最小应用系统： P2口作通用I/O口使用时： 准双向口。MUX倒向左边，输出级与锁存器“Q”端接通，P2口I/O操作完全与P1口相同 P2口作地址总线高8位使用时： 在CPU的控制下， MUX倒向右边，接通内部地址总线，P2口的口线状态取决于片内输出的地址信息 P2口的驱动能力：驱动4个TTL门 第二输入功能 P3口：双功能口 读锁存器 写锁存器 内部总线 读引脚 D CL Q Q P3.x 锁存器 T P3.x 引脚 Vcc 上拉电阻 第二输出功能 1 1 0 P3作第一功能口使用时： 输出控制线为高电平，与非门的输出取决于锁存器“Q”端的状态，P3口的I/O操作和P1口相同。 P3作第二功能口使用时： 相应的口线锁存器必须为“1”，与非门的输出取决于第二功能输出线。 P3的驱动能力：驱动4个TTL门 第二功能输入时,信号取自第一个缓冲器的输出端; 第二个缓冲器的输出, 仍是第一功能的读引脚信号缓冲器。 P3口的第二功能状态 P3.0 RXD 串入（接收端） P3.1 TXD 串出（发送端） P3.6 WR 外部RAM写信号 P3.3 INT1 外部中断1输入 P3.4 T0 计数器0输入 P3.5 T1 计数器1输入 第二功能 作 用 口线 P3.2 INT0 外部中断0输入 P3.7 RD 外部RAM读信号 8031 8051 8751 VSS VCC RST 40 9 20 0.47μF R1 51k R2 51k +5V 复位电路 手动复位 KR 上电自动复位 KR 高电平要保持10ms以上 +5V RESET高电平有效 SMOD 波特率倍增位，在串行通信时才使用 GF1 通用标志位 GF0 通用标志位 PD 掉电方式位， PD＝1，则进入掉电方式 IDL 待机方式位，IDL＝1，则进入待机方式 位 序 B7 B6 B5 B4 B3 B2 B1 B0 位符号 SMOD / / / GF1 GF0 PD IDL JNB P3.2，$ ；=0则“原地踏步” JB P3.2，$ ；=1则“原地踏步” RETI ；返回 仅用来访问外部程序 存储器和外部数据存储器 存储器 数据存储器 程序存储器 对单片机来讲，ROM和RAM的寻址机构和寻址方式是分开的。 ROM、 EPROM E2ROM或FLASH RAM 按地址访问的一维线性（逻辑）空间 按地址访问的一维线性（逻辑）空间 PSEN WR RD 单片机 常驻 容量小仅256B 容量大达64KB 普林斯顿结构 哈佛结构 普林斯顿结构 存储器 从物理上分，MCS-51分为4个存储