第1次课(下)FPGACPLD结构原理.pptVIP

EDA技术实用教程 第2章 FPGA/CPLD结构原理 2.1 概 述 不论是简单还是复杂的数字电路系统都由基本的门来构成。 两类数字电路：组合电路和逻辑电路 2.1 概 述 2.1.1 PLD的发展历程 可编程逻辑器件PLD（programmable logic device) ：PLD是做为一种通用集成电路生产的，他的逻辑功能按照用户对器件编程来决定. 2.1.2 PLD分类 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 2.2.1 逻辑元件符号表示 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.2 PROM结构原理 与 阵 列 固 定 ， 或 阵 列 可 编 程 。 2.2 简单PLD结构原理 2.2.2 PROM结构原理 2.2 简单PLD结构原理 2.2.3 PLA (可编程逻辑阵列) 结构原理: 2.2 简单PLD结构原理 2.2.3 PLA结构原理 区别：与或阵列都是可编程的。 2.2 简单PLD结构原理 2.2.4 PAL结构原理 PAL特点：与阵列可编程，或阵列固定。 PLA特点：与或阵列都是可编程的。 PROM特点：与阵列固定，或阵列可编程。 PLD结构 2.2 简单PLD结构原理 2.2.4 PAL结构原理 2.2.5 GAL结构原理 2.2 简单PLD结构原理 2.2.5 GAL结构原理 （1）寄存器模式 2.2 简单PLD结构原理 （2）复合模式 1、组合输出双向口结构 2.2 简单PLD结构原理 （2）复合模式 2、组合输出结构 2.2 简单PLD结构原理 （3）简单模式 1、反馈输入结构 2.2 简单PLD结构原理 （3）简单模式 2、输出反馈结构 2.2 简单PLD结构原理 （3）简单模式 3、输出结构 2.3 CPLD的结构及其工作原理 2.3 CPLD的结构及其工作原理 1. 逻辑阵列块LAB 多个LAB（逻辑阵列块）通过 PIA（可编程连线阵）和全局 总线连接在一起。 2.3 CPLD的结构及其工作原理 2. 宏单元 每个可编程三种时钟输入模式 （1）全局时钟信号。 （2）全局时钟信号由高电平有效的时钟信号使能。 （3）用乘积项实现一个阵列时钟。 2.3 CPLD的结构及其工作原理 3. 扩展乘积项 2.3 CPLD的结构及其工作原理 4. 可编程连线阵列PIA 2.3 CPLD的结构及其工作原理 5. I/O控制块 2.4 FPGA的结构及其工作原理 2.4.1 查找表逻辑结构 2.4 FPGA的结构及其工作原理 2.4.1 查找表逻辑结构 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.4 FPGA的结构及其工作原理 2.4.2 Cyclone III系列器件的结构与原理 2.5 硬件测试 2.5.1 内部逻辑测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5 硬件测试 2.5.2 JTAG边界扫描测试 2.5.3 嵌入式逻辑分析仪 2.6 PLD产品概述 2.6.1 Lattice公司的PLD器件 1. ispLSI系列器件 2. MACHXO系列 3. MACH4000系列 4. LatticeSC FPGA系列 5. LatticeECP3 FPGA系列 2.6 PLD产品概述 2.6.2 Xilinx公司的PLD器件 1. Virtex-6系列FPGA 2. Spartan-6器件系