(参考)数字逻辑实验报告.docVIP

西安工程大学 实 验 报 告 课 程 __FPGA数字逻辑设计教程__________ 系 别 __计算机科学学院_________________ 实 验 日 期 _2012_ 年_11_ 月_10_ 日----_26_ 日 专 业 班 级 _软件工程11级02班___________ 实 验 报 告 日 期 _2012_ 年_11_ 月_27_ 日 姓 名 __王林庆__________ 学 号 __41109050210______ 教 师 审 批 评 分________________________________ 实验一 2输入逻辑门的设计与实现 一、实验目标 1、使用ISE软件设计并仿真 2、学会程序下载 二、实验步骤 1、编写文本文件并编译 2、软件仿真 3、进行硬件配置 （后面实验相同） 三、实验原理 1、ISE软件是一个支持数字系统设计的开发平台 2、用ISE软件进行设计开发时基于相应器件型号的 注意：软件设计时选择 的器件型号是与实际下载板上的器件型号相同 3、图所示电路包含6个不同的逻辑门 四、实验体会 实验过程中遇到了的问题： 1、实验源代码中有语法错误，标点符号运用不当，与C语言混淆。 2、在仿真的时候不能出现正确的仿真图，原因是在仿真时没有在add simulate here 添加待测的变量。 实验体会：虽然有了实验指导书上详细的指导步骤，看似很简单，但做起来很难，对整个流程不熟，做起来很慢。之前这个软件在电脑上总是安装不了，头都大了，只得在同学的电脑上做，勉强做完了第一个实验，有了点感觉，还得练练。 五、实验源代码 1、2输入逻辑门的源代码 module gates2 ( input wire a, input wire b, output wire[5:0]z ); assign z[5] = ab; assign z[4] = ~(ab); assign z[3] = a|b; assign z[2] = ~(a|b); assign z[1] = a^b; assign z[0] = a~^b; endmodule 2、测试代码： #200 a = 0; b = 0; #200 a = 0; b = 1; #200 a = 1; b = 0; #200 a = 1; b = 1; 2、2输入逻辑门的约束条件： NET a LOC = T5; NET b LOC = V8; NET z[0] LOC = T11; NET z[1] LOC = R11; NET z[2] LOC = N11; NET z[3] LOC = M11; NET z[4] LOC = V15; NET z[5] LOC = U15; 六、实验仿真结果 实验二 2位比较器的设计与实现 一、实验目标 1、使用ISE软件设计并仿真 2、学会程序下载 二、实验步骤 1、编写文本文件并编译 2、软件仿真 3、进行硬件配置 三、实验原理 1、ISE软件是一个支持数字系统设计的开发平台 2、用ISE软件进行设计开发时基于相应器件型号的。 注意：软件设计时选择 的器件型号是与实际下载板上的器件型号相同。 3、图为二位比较器的真值表 四、实验体会 实验过程中遇到的问题： 1、在仿真的时候没有出现的正确的仿真图，是因为没有先综合，就直接仿真导致出现了错误。 2、在实现时map出现警示，不知道是什么原因 实验体会：做实验要认真，同样的错误不要反复出现。虽然照着实验指导书磕磕碰碰的做出来了，但有些地方还是不懂，又觉得老师上课讲了，看来上课还得认真听啊。相比上次实验，有点小进步。 五、实验源代码 1、2位比较器的源代码： module comp2bit( input wire [1:0] a, input wire [1:0] b, output wire a_eq_b, ou