高可靠性电路结构设计与应用刍议3000.docVIP

高可靠性电路结构设计与应用刍议 摘要：本文简单的介绍了FPGA和ASIP的相关内容，对FPGA高可靠性电路结构的设计进行研究，探讨ASIP并行处理系统可靠性的设计方法，以此制定出科学的电路结构设计方案，保障电路的可靠性，大力推广FPGA在电路中的应用，促进电力电子技术的提高，推动集成电路产业的可持续发展。 关键词：高可靠性；电路结构；设计方案 随着我国社会经济的不断发展，制造工艺的技术越来越先进，促进了集成电路性能的提高，推动了我国集成电路产业的蓬勃发展。但也正是如此，集成电路越来越敏感，难以抵御各类干扰，例如雷电等。在这种情况下，瞬态故障频发，导致电路不稳定，缺乏可靠性，影响了电路的正常工作。尤其是在对电路可靠性要求比较高的航空航天等领域中，无疑会为其带来负面影响。FPGA是专用集成电路领域中的重要电路，其属于半定制电路，具有密度高、性能好的特性，除此之外，其还能进行重新构造。近几年来，FPGA被广泛应用于各大领域，为保障其电路结构的可靠性，必须对其电路结构高可靠性的设计进行探究，以促进FPGA的大力发展。 一、FPGA和ASIP的相关内容 影响FPGA可靠性的因素 FPGA在现阶段的集成电路发展中，被大力推广，这是由于其电路性能较好，密度较高，所需成本费用比较低，具有重构性。FPGA是在静态随机储存器的基础上设计的，其能让用户自己定义逻辑储存单元。虽然其具有以上优点，能减少开发时间，实现复杂的电路系统，但其在电路可靠性的方面还存在着不足之处，有待改善。若将其应用与航天航空等领域，可能会出现电路故障问题，不符合航天航空领域对电路可靠性的要求。在基本的空间飞行环境下，各类辐射和粒子会对SRAM产造成干扰，引发粒子效应，从而发生电路故障。当FPGA的集成度增加，其工作频率也会随之提高，其所承受的电压则会降低，内部的信号会导致瞬态故障的产生。 ASIP的相关知识 所谓ASIP是一种新型的专用指令集处理器，具有针对性，其设计是为了某一特定的领域，突破了传统微处理器的限制，能对相关的功能部件进行添加或是删除，以促进目标算法的实现。ASIP所使用的数字信号处理器，具有良好的编程能力，十分灵活，而其指令集也具有较高的性能。随着科学技术的不断进步，ASIP技术不断创新，在音频和视频处理等方面有所成效。初始发展的ASIP，在设计方面过于复杂，开发所需要的时间十分长，研发成本比较高，难以发挥ASIP技术的作用，但现阶段，其可以FPGA为载体，充分发挥FPGA的资源优势，以促进信号处理速度的提高。 二、FPGA高可靠性电路结构的设计 FPGA的电路设计并不复杂，其流程较为清晰和简单。其电路设计的第一步是选择适合的电器零件，在进行开发的环境条件下，对代码进行调试，将各功能综合，并布局布线，以增加一定的约束力；第二步则是实施时序仿真，并将其下载以作调试，由设计工作人员来设计电路，对前后的仿真进行验证，而其中的布局布线则由计算机来完成。待完成下载调试之后，电路设计工作也就完成了。 三模冗余设计方法 三模冗余这种电路设计方法，是对时序电路的巩固，其将生成出两个与电路高可靠性模板相同的模块，充分发挥多数表决输出的作用，以确保电路的正常运行。三模冗余技术，无论是在逻辑门级、还是模块级，甚至是系统级，都可以应用，其不仅能在组合逻辑中得以应用，也能在时序逻辑中有所成果，有利于加强系统的实时性。 纠错编码设计方法 纠错编码，又被称为信道编码，是一种能自行发现传输过程中错误并予以纠正的编码。其包含了编制码、分组码和卷积码。在编码时，用K位一组的分组方式来划分输入信息，如果其检验位只与本组的信息位相关，那么这组编码则为分组码；如果其不仅仅与本组的信息为有关，还与前组的信息位则被称为卷积码。编织码的结构相比于卷积码、分组码要更为复杂些，其具有组合性，但编织码的编码效果比较差。 内建自测试设计方法 内建自测试这种设计方法，具有可测性，其主要任务是对电路故障进行检测，能有效地保障电路的高可靠性。采用内建自测试设计方法，是通过在被测电路中另加两种电路的方法来实现电路的检测的。其充分利用箱梁产生器电路和响应分析器电路，以使得电路充分发挥逻辑功能，进行有效地自我测试。在进行电路的自我测试之前，必须先建立好扫描链，再对电路进行测试，以根据电路的反馈情况来判断电路是否出现故障。 三、ASIP并行处理系统可靠性的设计 算术逻辑运用单元部分 在 ASIP处理单元中，算数运算单元是重要的组成部分，其任务在于加强逻辑运算、算数运算和乘累积运算等工作。在逻辑运算单元中，单操作数是与、或、非，而双操作数则是异或；移位运算中全部都是单操作数，其主要是要将所输入的数据进行左、右位置的移动，一个指令移动一次数据；算术运算单元则是对输入的数据进行数学运算。算术逻辑运用单元部分，关系到整个电路系统中的运算