网站大量收购独家精品文档,联系QQ:2885784924

电子表单元电路.ppt

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
电子表单元电路

第四章 数字系统设计 数字电子时钟单元电路 分频器; 延时电路; 微分电路; 同步计数器; 消抖电路 分频器 用途:计数器即是简易分频器 D0 D1 D2 Clk 输出频率公式: 延迟电路 用途:产生n个CP的相位延时 CP DIN D CP Q #Q D CP Q #Q Q1 Q0 延迟与微分电路 时序图: CP DIN Q0 Q1 -- ******************************************** LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --********************************************* ENTITY dly1 is PORT( CP,DIN : IN STD_LOGIC; Q1 : OUT STD_LOGIC ); END dly1; --********************************************* ARCHITECTURE a OF dly1 IS SIGNAL Q0 STD_LOGIC; BEGIN PROCESS (CP) BEGIN IF CPevent AND CP=1 THEN Q0 = Din; Q1 = Q0; END IF; END PROCESS; END a; 微分电路 用途:将宽脉冲转换为一个CP周期的脉冲 CP DIN D CP Q #Q D CP Q #Q DOUT Q0 Q1 延迟与微分电路 时序图: CP DIN Q0 Q1 DOUT LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --********************************************* ENTITY dly1 is PORT( CP,DIN : IN STD_LOGIC; DOUT : OUT STD_LOGIC ); END dly1; --********************************************* ARCHITECTURE a OF dly1 IS SIGNAL Q0,Q1 STD_LOGIC; BEGIN PROCESS (CP) BEGIN IF CPevent AND CP=1 THEN Q0 = Din; Q1 = Q0; END IF; END PROCESS; DOUT = Q1 AND NOT Q0; END a; 同步计数器电路 用途:消除竞争冒险;消除延时误差 CP IN D CP Q #Q D CP Q #Q EC CLK Q Free_Counter : Block Signal Q : STD_LOGIC_VECTOR(24 DOWNTO 0); Signal DLY : STD_LOGIC; Begin PROCESS (CP) Begin IF CPEvent AND CP=1 then DLY = Q(21); Q = Q+1; END IF; END PROCESS; SEC = Q(21) AND NOT DLY; --about 1Hz End Block Free_Counter; -- 60进制计数器 --*************************************************** LIBRARY IEEE; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --*************************************************** ENTITY COUNTER60 IS PORT( CP : IN STD_LOGIC; BIN : OUT STD_LOGIC_VECTOR (5 DOWNTO 0); S : IN STD_LOGIC; CLR : IN STD_LOGIC; EC : IN STD_LOGIC; CY60 : OUT STD_LOGIC ); END COUNTER60; -- 子文件定义代码 ARCHITECTURE a OF COUNTER

您可能关注的文档

文档评论(0)

ddf55855 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档