数字电子技术基础精读.ppt

D锁存器 1. 逻辑门控D锁存器 国标逻辑符号 逻辑电路图 R= D S =0 R=1 若D=0： Q = 0 若D=1： Q = 1 E=0 不变 E=1 S = D S =1 R=0 逻辑功能表 D 0 0 0 0 1 0 1 0 1 1 1 1 特性方程 Qn+1=D 状态转换图 工作特点：在CP低电平期间存储信号， 在CP的上升沿，状态变化。 触发器的电路结构和工作原理 触发器---对脉冲边沿敏感，其状态只在时钟脉冲 的上升沿或下降沿的瞬间改变。 主从触发器、维持阻塞触发器、利用传输延迟的触发器、 CP D 对CP上升沿敏感的边沿触发器 工作波形 第六章 时序逻辑电路 6.1时序逻辑电路的基本概念 6.2同步时序逻辑电路的分析和设计 6.3异步时序电路的设计 6.4若干典型的时序逻辑集成电路 计数器 采用后九种状态作为有效状态，用反馈置数法 构成九进制加计数器。 CP QD QC QB QA 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 … ……. 7 0 1 1 1 8 0 1 1 1 9 1 0 0 0 … …… 15 1 1 1 1 ＞ RCO ET EP 1 1 CP R D A B C D