dig第7讲.ppt

盛建伦 jlsheng@qtech.edu.cn 第2章 三极管Transistor的输入特性和输出特性 三极管的输出特性 2.4.1 三极管开关电路 三极管的基本开关电路工作状态分析： 三极管的开关等效电路 动态开关特性 三极管反相器 三极管的基本开关电路就是非门 三极管反相器 三极管的基本开关电路就是非门 §2.4.3 TTL与非门的电压传输特性 TTL与非门的电压传输特性 TTL与非门的电压传输特性 TTL与非门的静态输入特性和输出特性 § 2.4.5 TTL与非门的动态特性 传输延迟时间 电源的动态尖峰电流 输入端噪声容限 扇出系数（Fan-out） 1、集电极开路的门电路（OC）门 推拉式输出电路结构的局限性 集电极开路门（OC）门 OC门的结构特点 OC门实现的线与 外接负载电阻RL的计算 外接负载电阻RL的计算 外接负载电阻RL的计算 2、三态输出门（Three state Output Gate ,TS） 三态门的用途 一、高速系列74H/54H （High-Speed TTL） 二、肖特基系列74S/54S（Schottky TTL） 电路改进 采用抗饱和三极管 用有源泄放电路代替74H系列中的R3 减小电阻值 三、低功耗肖特基系列 74LS/54LS （Low-Power Schottky TTL） 四、74AS,74ALS （Advanced Low-Power Schottky TTL） · · · 计算门G1能驱动多少个同样的门电路负载。 The output of one gate can only drive a finite number of inputs to other gates, a number called the fanout limit. 多余输入端的处理 一、TTL门电路 1、与门、与非门、与或非门 ① 接高电平，VCC ② 悬空 二、CMOS门电路 ③ 并联 2、或门、或非门 ① 接地 ② 并联 绝对禁止悬空 1、与门、与非门、与或非门 ① 接高电平，VDD ② 并联 2、或门、或非门 ① 接地 ② 并联 输入端悬空相当于接高电平 输入端悬空相当于接0 1 0 该与非门输出高电平，T5截止 该与非门输出低电平，T5导通 ? TTL门输出端并联问题 当将两个TTL“与非”门输出端直接并联时： Vcc→R5→门1的T4→门2的T5产生一个很大的电流 产生一个大电流 1、抬高门2输出低电平 2、会因功耗过大损坏门器件 注意： 普通门电路的输出端 不能直接并联 OC门 ① 输出电平不可调 ② 负载能力不强，尤其是高电平输出 ③ 输出端不能并联使用 OC门 Open Collector Logic §2.4.6 其它类型的TTL门电路 盛建伦 jlsheng@qtech.edu.cn TTL与非门电路 ? ? OC门的结构 RL VC 集电极开路与非门（OC门） 当输入端全为高电平时，T2、T5导通，输出F为低电平； 输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。 ? 完成“与非”逻辑功能 输出逻辑电平： 低电平0.3V 高电平为VCC（5-30V） 逻辑符号： A B F ? Y Y Y Y 2 1 所以 才为高， ， 即为低，只有两者同高 有一个低， 、 因为 盛建伦jlsheng@qtech.edu.cn 盛建伦jlsheng@qtech.edu.cn 盛建伦jlsheng@qtech.edu.cn Z Y D P D P = T = = T = = 导通，为“高阻状态” 截止，为“工作状态” , , ) ( , , ) ( 0 1 2 1 0 1 使 能 端 Three-state logic gates are a type of logic gates that have three states of the output: high (H), low (L) and high-impedance (Z). 使能端的两种控制方式 低电平使能 高电平使能 三态门的逻辑符号 A B F ? E F A B ? E 三态门 Tri-state Logic 盛建伦jlsheng@qtech.edu.cn 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态 1. 总线结构 2. 双向传输 §2.4.7 TTL电路的改进系列 2. 性能特点 速度提高 的同时功耗也增加 电路的改进 (1)输出级采用复合管（减小输出电阻Ro） (2)减少各电阻值 改进型TTL与非门