Verilog代码(计数器、交通灯、串并转换).docVIP

1、通用二进制计数器 设计一个二进制计数器（默认为8位计数器），具有加/减计数功能、异步复位、预制数功能。 代码如下： `define WIDTH 8 module BinaryCounter(counter,clk,up_down,load,reset,din); output reg [`WIDTH-1:0] counter; input clk; input up_down; //1为加计数，0为减计数 input reset; input load; //预置数，1有效，din输出到counter input [`WIDTH-1:0] din; always@(posedge clk or posedge reset) begin if(reset) counter=0; else if(load) counter=din; else if(up_down==1) counter=counter+1; else if(up_down==0) begin counter=counter-1; if(counter1) counter=0; end end endmodule 测试程序如下： `define WIDTH 8 module