ADC.ppt

2010 10.2.5 排序转换期间的中断操作 排序器在转换期间有2种中断方式： 1）每次EOS(转换结束)到来时产生中断请求； 2）每隔一个EOS信号产生中断请求。（由ADCTR12的[.11.10]位决定）； 2010 10.3 ADC时钟预定标 模数转换过程可以分为2个时段：1）采样/保持时段；（由ADCTR12的[.11.10]位决定） 2010 第10章 模数转换(ADC)模块 10.1 ADC模块特性 10.2 ADC模块概述 10.3 ADC时钟预定标 10.4 ADC校准 10.5 ADC控制寄存器 10.6 ADC转换时间 10.7 ADC转换应用实例 2010 10.1 ADC模块特性 1)带有采样保持功能的16个/8个通道的10位ADC电路； 3）各个通道的转换顺序可以由自动排序控制寄存器决定，一次可以执行16个通道的自动转换，每次转换的具体通道由编程决定； 4）具有两个独立的8通道的排序器(SEQ1和SEQ2)，可以独立工作在双排序模式，也可工作在级连模式(可选择16通道的连续工作模式)； 5）在给定的排序模式下，通过4个排序控制寄存器(CHSELSEQx)来决定各个模拟通道的转换顺序; 6）可以独立访问用来存储结果的结果寄存器(RESULT0-RESULT15); 2)转换时间(采样+保持+转换)为2407A:375ns/2402:425ns； 2010 10.1 ADC模块特性 8)采样/保持时间有单独的预定标控制； 10）有多个触发源可以启动ADC转换： 软件：软件立即启动，使用ADC控制寄存器的SOCSEQn位； EVA启动(比较匹配、周期匹配、下溢、捕获事件); EVB启动(比较匹配、周期匹配、下溢、捕获事件); ADC的SOC引脚启动(与XINT2引脚复用)。 9) EVA和EVB可分别独立地触发SEQ1和SEQ2(仅在双排序时)； 7）LF240x的ADC具有标定和自测试功能，而LF240xA的则没有此功能; 2010 ADC的功能寄存器(25个) ADCTRL1/2：ADC控制寄存器1.2（2个） MAXCONV：最大转换通道数寄存器（1个） CHSELSEQ1-4：通道选择排序控制寄存器1-4（4个） AUTO-SEQ-SR：自动排序状态寄存器（1个） RESULT0-15：结果缓冲寄存器0-15（16个） CALIBRATION：校准寄存器（1个） 10.1 ADC模块特性 2010 8.2 ADC模块概述 8.2.1 自动排序器的工作原理 ADC具有两个独立的最多可选择8个通道的排序寄存器(SEQ1和SEQ2)，这两个排序器既可独立工作，也可级连在一起构成16通道的排序器SEQ。 ADC模块可以对一个序列转换进行自动排序。对于每个通道，可通过多路选择器来选择。转换结果自动保存在与该通道对应的结果寄存器(RESULTx)中。 2010 10.5 ADC控制寄存器 10.5.1 ADC控制寄存器1(ADCTRL1) :地址70A0h 15 14 13 12 11 10 9 8 - RESET SOFT FREE ACQ_PS3 ACQ_PS2 ACQ_PS1 ACQ_PS0 7 6 5 4 3 2 1 0 CPS CONT RUN INT PR1 SEQ CASE CAL ENA BRG ENA HI/LO STEST ENA 位14:为复位位。为0时对ADC模块无影响;为1时复位ADC模块 位13-12:决定仿真悬挂时ADC的工作情况。 位11-8:采样时间选择位。该4位的取值越大，则采样时间窗口就越大。 位7:为转换时钟预定标位，决定了ADC转换逻辑时钟的预定标。为0时，对CPU时钟1分频；为1时，对CPU时钟2分频。 位5:为ADC中断请求优先级位。为0为高优先级；为1为低优先级。 位4:为级连排序器工作方式位。为0时是双排序模式；为1时是级连模式。 位6:转换方式控制位。决定排序器处于连续转换模式还是启动/停止模式。为0时为启动/停止模式;为1时为连续转换模式。 位3：为偏差校准使能位。为0禁止校准模式；为1使能校准模式 位2：为参考电压选择位。为0时，满的参考电压接到ADC输入；为1时，参考电压的中点接到ADC输入。 位1:参考电压VREFHI和VREFLO选择位。为0时，用VREFLO作为ADC的输入；为1时，用VREFHI作为ADC的输入。 位0:是自动测试使能位。为0禁止自动测试；为1允许自动测试。 可控制ADC是否复位，采样时间窗预定标，转换时