基于FPGA的租车计价器设计.docVIP

郑州交通职业学院 《CPLD/FPGA应用》课程设计报告 课程设计题目：基于FPGA的出租车计价器设计 所属系别 信息工程系 专业班级 11大专电子信息工程技术1班 姓　　名 胡 兴 凯 学　　号 1106020126 指导教师 朱 永 琴 撰写日期 2012 年 6 月 设计任务与要求 本课题要求设计车租车自动计价器，能基本实现自动计价的功能 2、本出租车计价器的计费系统：行程3公里内，且等待累计时间2分钟内，起步费为10元；3公里外以每公里1.6元计费，等待累计时间2分钟外以每分钟1.5元计费。并能显示行驶公里数、等待累计时间、总费用。设计的主要技术指标如下： ①、计价范围：0～999.9元 计价分辨率：0.1元 ②、计程范围：0～99公里 计程分辨率：1公里 ③、计时范围：0～59分 计时分辨率：1分 方案设计与论证 出租车的一般计费过程为：出租车载客后，启动计费器，整个系统开始运行，里程计数器从0开始计数，费用计数器从9开始计算；出租车载客中途等待，等待时间计数器从0开始计数。最后根据行驶里程或停止等待的时间的计费标准计费。出租车到达目的地停止后，停止计费器，显示总费用。 根据出租车计费器的工作过程，本系统采用分层次、分模块的方式设计，其FPGA内部具体框图如下所示。 (1) 分频模块：分频模块是其它模块的基础，输入时钟选为32Hz，分频后的时钟频率为1Hz,为后续模块提供基本时钟。 (2)等待时间模块：该模块针对乘客确认下车前的等待而言，比如堵车、中途下车的情况，通过1Hz脉冲计数，每一分钟计时加一，最大计时时间显示为99分钟。 (3)路程模块：该模块是对车辆行驶路程进行计数，以1Hz时钟为基础，检测行程脉冲，路程模块中有内部变量来判断路程，当大于3公里、20公里时，分别有相应的使能信号对此作出记录，最大路程显示为99公里。 (4)计费模块：该模块是基于等待时间模块和路程模块对费用进行控制的。通过内部使能信号分别计算3公里以内、3-20公里以及20公里以后的费用。 三、VHDL程序、模块及仿真波形 1. 程序源代码 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; use ieee.std_logic_arith.all; entity hxk_26 is port( clk:in std_logic; start:in std_logic; wait_signal:in std_logic; mile:in std_logic; one_way:in std_logic; rst:in std_logic; cost0,cost1,cost2,cost3:out std_logic_vector(3 downto 0); min0,min1:out std_logic_vector(3 downto 0); km0,km1:out std_logic_vector(3 downto 0)); end; architecture bhv of hxk_26 is signal mile_r1,mile_r2,mile_clk,start_r,clk1hz:std_logic; signal count:integer range 0 to 29; signal sec:integer range 0 to 59; signal c0,c1,c2,c3:std_logic_vector(3 downto 0); signal k0,k1,m0,m1:std_logic_vector(3 downto 0); signal en0 : std_logic; signal en1 : std_logic; signal wait_clk :std_logic; signal cost_clk : std_logic; begin min0=m0; min1=m1; km0=k0; km1=k1; cost0=c0; cost1=c1; cost2=c2; cost3=c3; process( rst,clk) begin if rst=0 then if clke