第4章 课后复习.pptxVIP

第4章 存储器 课后复习 目录 （－）本章复习提示 （二）课后习题参考答案 （一）本章复习提示 1. 存储系统的层次结构 　Cache－主存和主存－辅存层次的作用 程序访问的局部性原理与存储系统层次结构 的关系 重点 第４章 存储器 缓存 主存层次和主存 辅存层次 1. 存储系统的层次结构 　Cache－主存和主存－辅存层次的作用 程序访问的局部性原理与存储系统层次结构 的关系 重点 2. 主存、Cache、磁表面存储器的工作原理 　及技术指标 第４章 存储器 3. 半导体存储芯片的外特性以及与 CPU 的连接 存储器与 CPU 的连接 例 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 A15A14A13 A11 A10 … A7 … A4 A3 … A0 (3) 分配地址线 A10~ A0 接 2K × 8 位 ROM 的地址线 A9 ~ A0 接 1K × 4 位 RAM 的地址线 (4) 确定片选信号 (5) CPU 与存储器的连接图 1. 存储系统的层次结构 　Cache－主存和主存－辅存层次的作用 程序访问的局部性原理与存储系统层次结构 的关系 重点 2. 主存、Cache、磁表面存储器的工作原理 　及技术指标 第４章 存储器 3. 半导体存储芯片的外特性以及与 CPU 的连接 4.如何提高访存速度 1.对于一定容量的存储器，按字节或字访问 的寻址范围是不同的 难点 第４章 存储器 如 16 MB （227位）的存储器 按 字节 寻址 按 字（16位）寻址 按 字 （32位）寻址 224= 16 M 223 = 8 M 222 = 4 M 寻址范围 容量 224 × 　　　　= 227位 223 × 　= 227位 222 × 　　 = 227位 字节 寻址 字（16位）寻址 字 （32位）寻址 字节地址 字节地址 23 24 25 1.对于一定容量的存储器，按字节或字访问 的寻址范围是不同的 难点 第４章 存储器 2. 多体并行结构存储器顺序编址和交叉编址 对访存速度的影响 多体并行系统 (1) 高位交叉 顺序编址 各个体并行工作 体号 (1) 高位交叉 (2) 低位交叉 各个体轮流编址 体号 (2) 低位交叉 各个体轮流编址 低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 设四体低位交叉存储器，存取周期为T，总线传输周期为τ，为实现流水线方式存取，应满足 T ＝ 4τ。 连续读取 4 个字所需的时间为 T＋(4 －1)τ 1.对于一定容量的存储器，按字节或字访问 的寻址范围是不同的 难点 第４章 存储器 2. 多体并行结构存储器顺序编址和交叉编址 对访存速度的影响 3. 不同的 Cache —主存地址映射，直接影响主存地址字段的分配、替换策略及命中率 （1） 直接映射 每个缓存块 i 可以和 若干 个 主存块 对应 每个主存块 j 只能和 一 个 缓存块 对应 i = j mod C （2） 全相联映射 主存 中的 任一块 可以映射到 缓存 中的 任一块 某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块 i = j mod Q （3）组相联映射 　　假设主存容量为 512 KB，Cache 容量为 4KB，每个字块为 16 个字，每个字 32 位。 例 　　 根据 Cache 容量为 4KB 得 Cache 地址 12 位 4KB/4B = 1K字 1K/16 = 64 块 　　 根据 512KB 得主存地址 19 位 512KB/4B = 128K字 128K/16 = 8192 块。 主存的第 5，64 + 5，2×64 + 5， … ， 8192 – 64 + 5 块 能映射到 Cache 的第 5 块 　　（4）画出直接映射方式下主存地址字段中各段的位数 　　假设主存容量位 512K×16 位，Cache 容量为 4096×16 位， 块长为 4 个 16 位的字，访存地址为 字地址。 例 　　（1）在直接映射方式下，设计主存的地址格式。 　　假设主存容量位 512K×16 位，Cache 容量为 4096×16 位， 块长为 4个16 位的字，访存地址为 字地址。 例 （3）在二路