4微机_第二章80X86.pptVIP

* 1985年Intel推出32位微处理器80386 SX和80386 DX。 80386SX是准32位微处理器，即其内部结构为32位，而外部数据总线只有16条。 80386 DX是完全的32位微处理器，即内部结构为32位，外部数据总线也是32位。 2.2 80386DX微处理器 2.2.1 80386DX内部结构 80386DX CPU包含六个功能部件： 执行部件（EU） 指令预取部件（IPU） 指令译码部件（IDU） 分段部件（SU） 分页部件（PU） 总线接口部件（BIU） 2.2.1 80386DX内部结构 ①??? 总线接口部件（BIU） BIU提供了32位地址总线、32位数据总线及一系列总线控制信号。 总线接口部件（BIU）负责所有外部总线操作，它包括：用于地址总线的锁存器和驱动器，用于数据总线的收发器和产生有关信号的控制逻辑。在数据访问时，存储地址来源于分页部件；在代码访问时，存储地址由指令预取部件提供。 2.2.1 80386DX内部结构 ② 指令预取部件（IPU） 指令预取部件（IPU）实现指令队列机制，该队列使CPU可以预取16个字节的指令代码。 在一个存储周期里可预取4个字节的指令代码。通过该预取机制，大多数指令的取指时间被重叠起来。 ③ 指令译码部件（IDU） 指令译码部件（IDU）接收指令预取部件的指令队列的输出，获得机器代码指令并将其译码为微代码指令形式供执行部件使用。 IDU可提供三条已译码的指令。这样，进一步改进了微处理器的性能。 2.2.1 80386DX内部结构 ④ 执行部件（EU） 包含算术逻辑运算单元（ALU）、通用寄存器组、专用乘法/除法器、捅型移位器/加法器、微程序控制存储器（ROM）等。 ALU可以实现指令所要求的算术、逻辑和移位运算；通用寄存器用于地址计算及暂存操作数；专用乘法/除法器、捅型移位器/加法器可完成快速的乘除法运算及移位操作。 2.2.1 80386DX内部结构 ⑤ 分段部件（SU）、分页部件（PU） 分段部件（SU）、分页部件（PU）为80386DX提供了存储器管理和保护服务。它们负责地址产生、地址转换，这样，进一步提高了微处理器的性能。 分段部件通过一个专用的寻址器件对逻辑地址空间进行管理，可以实现任务之间的隔离，也可以实现指令和数据区的再定位；分页部件提供了对物理地址空间的管理，每页长4KB。 2.2.1 80386DX内部结构 三种方式： 1、实地址方式 就是一个高速8086／8088 2、虚地址保护方式 可寻址4GB（232）物理地址及64TB虚拟地址空间。 3、虚拟8086方式 就像在实地址方式一样，可执行8086的应用程序，而系统程序员仍能利用80386DX的虚拟保护机构。 2.2.1 80386DX内部结构 2.2.2 80386DX管脚 PGA 132 这里，我们可将管脚信号划分成四组接口： 存储器及I/O接口信号 中断接口信号 DMA接口信号 协处理器接口信号。 ① 存储器及I/O接口信号 80386DX具有独立的地址总线和数据总线。 从硬件的观点看： 实模式：只有低20位地址线是有效的；最大寻址1MB物理地址空间 保护模式：全部32条地址线均有效。 可以寻址4GB的物理地址空间 请注意： 在一个总线周期内，80386DX通过数据总线可以传送字节、字和双字。 所以，它必须通知外部电路要进行何种类型的数据传送及数据通过数据总线的哪一部分进行传送。80386DX是通过产生字节允许输出信号BE0、BE1、BE2和BE3来实现这一功能的。表2.8列出了每个字节允许输出信号及相应被允许的数据总线部分。 80386DX用W/R（写/读指示）、D/C（数据/控制指示）及M/IO（存储器/IO指示）三个信号来表示总线周期的类型 ② 中断接口信号 可接受两种中断请求输入信号，即非屏蔽中断请求NMI和可屏蔽中断请求INTR。当一个有效的中断请求被识别后，80386DX将通过输出总线周期指示信号来通知外部总线控制逻辑电路，并开始一个中断响应总线周期。 ③ DMA接口信号 直接存储器访问（DMA）接口是通过两个总线控制信号实现的：总线请求保持信号HOLD和总线保持响应信号HLDA。 ④ 协处理器接口 提供了与80387DX数学协处理器的接口信号 80387DX不能独立地进行数