ISP器件设计多功能数字钟资料.pptVIP

一、实验目的 掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 熟悉一种EDA软件使用； 掌握分模块分层次的设计方法； 用电路原理图输入完成一个多功能数字钟设计。 二、实验任务：多功能数字钟设计 三、数字钟设计分析-功能框图 时分秒计数器的设计 分和秒计数器都是模M=60的计数器 其计数规律为00—01—…—58—59—00… 时计数器是一个24进制计数器 即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。 2、校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时） 校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能 为使电路简单，这里只进行分和小时的校时 3. 仿广播电台正点报时电路的设计 3、仿广播电台正点报时电路的设计 4、定时控制电路的设计 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。 不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。 四、数字钟的实现方法简介： 使用传统的中小规模集成电路实现。 使用可编程逻辑器件（FPGA或CPLD）实现。这类电路具有现场可编程的特性，用户通过计算机和开发工具将自己设计的电路，生成关于阵列