并行乘法器.docVIP

计算机组成原理 专周报告 题目 8*8位并行乘法器 班级 xxx 学号 xx 姓名 xx 指导老师 xxx 完成时间 2012-6-21 成都工业学院计算机工程系 ` 目 录 一、项目名称 1 二、实验目的 1 三、实验原理 1 1、一位全加器（FA）的逻辑结构图 1 2、原理分析 1 四、 实验步骤及实例结果 3 1、画图步骤 3 （1）制作元件原理图符号框、编辑引脚 3 （2）元器件模型封装入库 4 （3）设计元器件模型的内部电路、生成模型文件 4 （4）加载模型文件、完成元器件模型制作 5 2、实验操作步骤 5 3、实例结果图 5 五、心得体会： 6 计算机组成原理专周报告 一、项目名称 8*8位并行乘法器 二、实验目的 1）掌握并行乘法器的工作原理并验证功能是否正确。 2）掌握并行乘法器的设计思想，设计一个8*8位并行乘法器。 3）熟悉proteus 7.7 professional软件的使用。 4）复习巩固课堂知识，将所学知识运用于实际，做到学以致用。 三、实验原理 1、一位全加器（FA）的逻辑结构图 其中Ci，Ai，Bi，P是输入端，Ci+1，Si是输出端。Ci+1是进位，Si是本位，Ci 是低位向高位的进位。 2、原理分析 输入：2个乘数a7a6a5a4a3a2a1a0和b7b6b5b4b3b2b1b0 输出：乘积p15p14p13p12p11p10p9p8p7p6p5p4p3p2p1计算公式如下： a7 a6 a5 a4 a3 a2 a1 a0 x b7 b6 b5 b4 b3 b2 b1 b0 a7b0 a6b0 a5b0 a4b0 a3b0 a2b0 a1b0 a0b0 a7b1 a6b1 a5b1 a4b1 a3b1 a2b1 a1b1 a0b1 a7b2 a6b2 a5b2 a4b2 a3b2 a2b2 a1b2 a0b2 a7b3 a6b3 a5b3 a4b3 a3b3 a2b3 a1b3 a0b3 a7b4 a6b4 a5b4 a4b4 a3b4 a2b4 a1b4 a0b4 a7b5 a6b5 a5b5 a4b5 a3b5 a2b5 a1b5 a0b5 a7b6 a6b6 a5b6 a4b6 a3b6 a2b6 a1b6 a0b6 a7b7 a6b7 a5b7 a4b7 a3b7 a2b7 a1b7 a0b7 P15 p14 p13 p12 p11 p10 p9 p8 p7 p6 p5 p4 p3 p2 p1 p0 这里的aibj(0=i=7,0=j=7)被称为部分积，是一个被加数，共有8*8=64个被加数，可以用25个与门并行的产生，被加数产生如上图所示。被加数求和部件是一个并行乘法器，如下图（以5位并行乘法器为例）： 实验步骤及实例结果 1、画图步骤 需要的电路元件清单如下 元器件名称 说 明 7SEG-BCD（4只） 带译码的数码管，用于显示结果 YJ 可控加减单元，用户自己制作的元器件 THUMBSWITCH-HXE（4只） 逻辑数据产生器，有BCD码和HEX两种，用于设置数据。 （1）制作元件原理图符号框、编辑引脚 进入ISIS界面，新建一个设计文件，并存盘。 ① 画原理图符号框、放置引脚和原点标记 单击2D图形工具栏中的画方框按钮，在编辑窗口中，按住鼠标左键拖出一个适当尺寸的方框，再单击，便可绘制出元器件的原理图符号框。 单击引脚模式按钮，在对象选择器中单击选中“DEFAULT”（默认）引脚（呈现蓝色背景），并将它放置到原理图符号框上的期望位置处（如图A.2所示）。 单击2D图形工具栏中的画原点标记按钮，在对象选择器中单击选中Origin（原点），并将它放置在符号框的中心位置处（如图A.2所示），也可放置在任意其它位置处。 ② 编辑引脚 双击元件引脚，弹出“Edit Pin”（引脚编辑）对话框，如图A.1所示。在对话框中，根据表1列出的引脚属性，编辑各引脚的名称、编号、电气类型和显示方式。