加法器和数值比较器原理资料.pptVIP

第三章 组合逻辑电路 3.2 加法器和数值比较器 3.2.1 加法器 一、半加器和全加器 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 真 值 表 函数式 Ai+Bi Si 和 ? Ci 进位 逻 辑 图 曾 用 符 号 国 标 符 号 半加器（Half Adder） Si Ai Bi 1 Ci Σ CO Si Ai Bi Ci HA Si Ai Bi Ci 函 数 式 2. 全加器（Full Adder） 两个 1 位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 低位进位 Si 和 ? Ci 向高位进位 1 0 1 1 --- A 1 1 1 0 --- B + --- 低位进位 1 0 0 1 0 1 1 1 1 真 值 表 标准 与或式 A B Ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci A B Ci-1 Si Ci 0 0 1 0 1 0 0 1 1 0 0 1 0